基于TypeB 卡閱讀器的數字解調算法

陳俊凝

（西北大學 信息科學與技術學院，西安 710127）

非接觸式IC 卡系統(tǒng)由鄰近卡（PICC）和近耦合設備（PCD）組成[1]，兩者通過無線通信來完成信息傳輸。然而，PCD 解調誤差大、速度慢，將出現(xiàn)系統(tǒng)無法正確通信的問題。解調能力提升，不僅可以發(fā)揮PICC 芯片性能優(yōu)勢，還能夠提升自身的可靠性和安全性，這對系統(tǒng)的運行起到關鍵性作用[2]。

對于符合ISO/IEC 14443[3]TypeB 標準的PICC，其發(fā)送給PCD 的數字信息也是被附加在847 kHz 的副載波上的，再利用負載調制將雙重載波發(fā)送給PCD，波特率為106 kbps。簡而言之，就是通過106 kbps 的數字信號對847 kHz 的副載波信號進行二進制相移鍵控（BPSK）調制，根據協(xié)議規(guī)定，采用連續(xù)8 個周期初始相位固定的副載波信號來表示“0”，“1”則用與初始相位相差為連續(xù)8 個周期的副載波信號表示[4]。

1 BPSK 相干解調關鍵技術

BPSK 調制利用載波信號的相位信息調制，包絡檢波無法檢測到相位變化，因此采用相干解調方式更為理想[5]。特別是在PICC 和PCD 進行信息交互時，由于信號較弱，再加上外界干擾，信號在傳送過程中很容易產生偏差，導致本地振蕩產生的相干載波不能嚴格實現(xiàn)同頻同相，并且大大影響了解調性能，因此在接收端實現(xiàn)載波同步非常重要[6]。

本文對傳統(tǒng)解調算法進行了深入研究，結合實際工程的需要，針對BPSK 相干解調過程中的載波同步、碼元同步等關鍵技術進行研究與實現(xiàn)，并且提出了優(yōu)化方案加以對比分析。

2 載波同步

2.1 傳統(tǒng)Costas 環(huán)路原理

鎖相環(huán)在調制解調中發(fā)揮著重要作用[7]，其是一種典型的反饋控制電路，能夠鎖定相位[8]。

然而傳統(tǒng)鎖相環(huán)技術對本地時鐘頻率要求較高，在跟蹤載波時無法有效糾正較大頻偏，也不適合寬率范圍內的基帶碼元同步。

Costas 環(huán)[9]基于鎖相環(huán)原理，其原理框圖如圖1所示。

圖1 Costas 同步環(huán)路原理框圖

BPSK 信號被送入兩路相乘器，與壓控振蕩器產生的a、b 兩點電壓相乘，得到c、d 兩點電壓，分別經過低通濾波器后相乘得到環(huán)路濾波器的輸入電壓vg為

式中：m（t）為調制信號，φ-θ 為本地信號與載波信號的相位差。對于BPSK 信號而言，m（t）=±1，并且在φ-θ 很小時，sin（φ-θ）=φ-θ，那么式（1）便可改寫為

這時vg通過環(huán)路濾波器間接控制數控振蕩器的頻率，環(huán)路濾波器的作用就是低通，僅允許vg中的直流分量通過，數控振蕩器（NCO）受到電壓控制后調整頻率不斷使φ-θ 盡可能變小，直到它減小為0 時，就可以得到vg=1/2m（t）。

此時的電壓和需要解調出的信號m（t）只是幅值不同，直接輸出這個電壓就可以得到近似的解調結果。

2.2 基于希爾伯特鑒相的解調算法原理

傳統(tǒng)的Costas[10]環(huán)解調效果較為理想，不過其仍然存在某些缺點，載波頻率高的時候，對濾波器特性要求也就變高，因此在實際應用中，常搭配叉積鑒頻算法[11]來提高效率，實現(xiàn)起來會有些繁瑣。本文在Costas 環(huán)法上做了部分改進，改進的結構如圖2 所示。

圖2 基于希爾伯特鑒相的解調原理框圖

希爾伯特鑒相模塊總共有四路輸入信號，與模數轉換器（ADC）采樣后的已調波和控制余弦NCO 產生的的信號有關，其中已調信號與其90°相移的信號固定不變，NCO 經過環(huán)路不斷調整生成的余弦波和90°相移后的正弦波持續(xù)進入鑒相模塊，這些信號在模塊內部按照算法進行數學運算，得到相位差。計算過程如下。

設m為接收端收到的BPSK 調制信號，mh是調制信號移相90°后的信號，α 是余弦NCO 信號，β 是α 經過90°相移的信號，ωc是載波中心頻率，△ω 為頻偏，θ是載波的相位差，即

因此可以得到

運算結果便是本地載波與調制信號的相位差。

3 位同步

Gardner 算法[12]利用反饋環(huán)路，使得這種算法收斂速率高，運算量更小，所以本文選用了Gardner 定時同步環(huán)路實現(xiàn)碼元同步，其原理框圖如圖3 所示。

圖3 Gardner 算法原理框圖

傳統(tǒng)Gardner 定時環(huán)路通常在每個碼元內的采樣點數較少，不能根據初始賦值來直接鎖定最佳抽樣時刻，必須通過內插濾波器和NCO 模塊不斷地反饋計算出最佳采樣點。對于本文所設置的參數，采樣頻率明顯超過了碼元速率，可以在每個碼元內取得31 個采樣點，在這些采樣點中，有位于最佳采樣時刻附近的值。

4 硬件實現(xiàn)

4.1 載波同步的硬件實現(xiàn)

載波同步模塊采用Costas 同步環(huán)路由環(huán)路濾波器、NCO 以及希爾伯特鑒相器等構成。

對于環(huán)路濾波器，為了節(jié)省系統(tǒng)的硬件邏輯資源，簡化計算，在不影響系統(tǒng)正常運行、確保誤差在允許范圍內，對環(huán)路系數的小數部分進行數據處理，將其轉換為近似相等與2 的負整數次冪的值，這樣就可以直接采用右移法對環(huán)路進行運算。

NCO 模塊主要功能是產生同相的相干載波，然后通過低通濾波器得到數字基帶信號，可以利用直接數字式頻率合成器（DDS）原理實現(xiàn)NCO 功能。在設計時，為了減少ROM 占用的硬件資源，只在ROM 中存儲1/4 周期的余弦波對應的值，其他周期的的值通過算法來計算。

希爾伯特鑒相器由4 個乘法器、2 個加法器以及1個實現(xiàn)反三角函數運算的CORDIC 算法模塊[13]組成，其結構如圖4 所示。乘法器和加法器采用QuartusⅡ中的IP 核即可生成，CORDIC 算法模塊采用16 級流水線設計，將x0、y0和θ=0 導入到寄存器中，利用流水線對n 個固定的右移結構實現(xiàn)n 次迭代，這種結構盡管沒有將邏輯資源的利用率降低，但是采用了較為簡單的右移結構，簡化了邏輯結構，有效提升了系統(tǒng)的時鐘性能。此外，采用流水線結構也可以提高算法的運行速率，相比直接循環(huán)式結構的實現(xiàn)方法，速率提高了n倍，是高速系統(tǒng)中的關鍵點。反三角函數對應的值存放在ROM 中，可以減少資源占用空間。

圖4 希爾伯特鑒相算法模塊

4.2 位同步的硬件實現(xiàn)

本文采用Gardner 定時同步環(huán)路實現(xiàn)位同步，由內插濾波器、定時誤差檢測、環(huán)路濾波器以及NCO 模塊構成。其中環(huán)路濾波器與NCO 模塊與內插濾波器模塊使用Farrow 結構，實現(xiàn)了基于拉格朗日多項式的立方插值濾波器功能[14]，該結構的濾波器由FIR 濾波器實現(xiàn)，濾波器參數由仿真工具FDATOOL 得到。

4.3 硬件測試結果

硬件實現(xiàn)和模擬BPSK 通信搭建的現(xiàn)場可編程門陣列（FPGA）硬件仿真環(huán)境如圖5 所示。

圖5 BPSK 通信實物圖

為了得到與測試結果相比較的絕對基準來評估解調效果，需要得到協(xié)議的誤碼率或丟包率的理論極限，推導出理論極限為

式（8）分別描述了1 bit 信號能量值Eb與有效電壓值VSrms和比特持續(xù)時間Tb、功率譜密度N0與噪聲有效電壓VNrms和噪聲帶寬BW 之間的關系；式（9）為BPSK 解調誤碼率計算公式；式（10）描述了數據丟包率和誤碼率的轉換關系。

將解調得到的數據導入Matlab 中進行處理，得到數據在傳輸過程中的丟包率，將理論、實際以及原解調算法所得數據整合，得到丟包率（PER）對比結果，如圖6 所示。

圖6 理論、實際及原算法丟包率對比

圖6 中由左至右曲線分別為理論極限、本文算法、原芯片解調方案在不同信噪比情況下的丟包率，每一個數據點發(fā)送500 個數據包。可以看到，在0.1 PER 值處，TypeB 的理論極限與實際測量結果存在3.1 dB 的差異，這是因為理論極限不包括數據包在開始或結束檢測時的錯誤概率，只包含了誤碼率?？梢钥吹皆赑ER值為0.1 的情況下，相比原解調算法，本文設計算法所需信噪比環(huán)境降低了11 dB 左右，這說明本文設計算法可行，并且性能優(yōu)于原解調算法。

5 結論

本文提出基于希爾伯特變換的BPSK 解調算法并完成了算法的硬件實現(xiàn)，通過對該算法、某款PCD 芯片解調算法的仿真，比較其在不同噪聲環(huán)境下的丟包率得到該算法的解調優(yōu)勢：相比原算法，信噪比環(huán)境均降低了11 dB 左右，在低信噪比環(huán)境下，也能正確獲取數據，解調效果顯著提升。

因此，基于希爾伯特變換的BPSK 解調方案，合理可行且容易實現(xiàn)。有望在RFID 技術中得到廣泛應用。