兼容音頻播放的多通道有源噪聲控制系統(tǒng)設(shè)計

張芳杰，王一凡，桑晉秋，鄭成詩，李曉東

（1.中國科學院聲學研究所，北京 100190；2.中國科學院噪聲與振動重點實驗室，北京 100190；3.中國科學院大學，北京 100049）

隨著科技和社會的不斷發(fā)展，噪聲污染和治理受到越來越多的重視。傳統(tǒng)噪聲控制方法主要采用隔聲、吸聲等無源方式，該方式對中高頻降噪效果明顯，但針對低頻噪聲要求材料的體積和質(zhì)量大，在多數(shù)場景中往往難以實現(xiàn)。有源噪聲控制技術(shù)利用控制系統(tǒng)產(chǎn)生反向聲波來抵消目標位置的噪聲，從而實現(xiàn)消除噪聲的目的[1-7]。

文中旨在設(shè)計出一套能夠滿足多通道局部有源噪聲控制技術(shù)需求的系統(tǒng)。該系統(tǒng)具有支持通道數(shù)多、系統(tǒng)延時低、實時處理能力強等特點，并且兼容音頻播放、回聲抵消功能。

1 系統(tǒng)整體設(shè)計

有源噪聲控制技術(shù)原理圖如圖1 所示。

圖1 有源噪聲控制原理

作為有源噪聲控制中的一類，局部有源噪聲控制的研究和應用是近期熱點[8-11]。同時，如何實現(xiàn)音頻播放與有源噪聲控制功能的并發(fā)，并消除音頻播放對有源噪聲控制過程的干擾，具有較大的市場需求。然而，有別于耳機等有源噪聲控制場景，局部有源噪聲控制技術(shù)的高性能實現(xiàn)對系統(tǒng)平臺的要求極高，研制相應的實時信號采集、處理系統(tǒng)是順利開展相關(guān)工作的重要一環(huán)。

局部有源噪聲控制系統(tǒng)目標區(qū)域的噪聲源來波方向復雜、時變性高，在局部空間有源噪聲控制的應用中，往往需要由多個傳聲器撿拾參考信號和誤差信號作為輸入，并且需要生成多路控制信號饋給揚聲器，以更好地消除噪聲和擴大靜音區(qū)范圍。當輸入和輸出通道數(shù)增多時，系統(tǒng)的數(shù)據(jù)采集和播放模塊變得復雜。同時，通道數(shù)的增加導致計算復雜度急劇上升，如采用時域自適應控制算法，為了實現(xiàn)實時控制，系統(tǒng)的計算性能要求極高。

隨著各類音頻通信協(xié)議的不斷發(fā)展，音頻通信接口不斷增加，常見的音頻來源包括Micro SD 卡、網(wǎng)絡(luò)數(shù)據(jù)流、藍牙通信接口、音頻模擬信號線等。為了在高性能有源噪聲控制平臺的基礎(chǔ)上實現(xiàn)音頻播放并且支持回聲抵消功能，文中采用易擴展、可升級的獨立音頻播放管理模塊。在設(shè)計多通道、高性能有源噪聲控制系統(tǒng)時預留出排針，并以子板形式設(shè)計與接口匹配的相應音頻及其他對外接口管理模塊。文中系統(tǒng)整體設(shè)計框圖如圖2 所示。

圖2 系統(tǒng)整體設(shè)計框圖

除了電源、時鐘等配套模塊外，系統(tǒng)包括三個部分：①以XC7K325T 型號FPGA 為核心處理器的信號采集、輸出及邏輯管理模塊[12-14]；②以TMS320C6678型號DSP 為核心的信號處理模塊；③以XC7Z020 型號ZYNQ 為核心處理器的音頻、視頻及其他對外接口管理模塊。

TMS320C6678是TI公司開發(fā)的高性能八核C66x定點和浮點DSP，可以支持高達1.4 GHz主頻[15-16]。單核的定點數(shù)據(jù)處理能力為44.8 GMAC，浮點數(shù)據(jù)處理能力為22.4 GFLOP，能夠滿足多通道實時計算的需求。

XC7Z020 是Xilinx 公司開發(fā)的一款小型SOC，內(nèi)置了雙核Cortex-A9 內(nèi)核的ARM 處理器和較低資源的FPGA，適合進行音頻以及其他對外數(shù)字接口的邏輯管理[17-19]。

ARM 具有外圍標準接口豐富、驅(qū)動資源充足并且可搭載Linux 操作系統(tǒng)進行各類規(guī)范處理的優(yōu)點，但是對非標準接口兼容性較差且計算能力受限。FPGA 具有極高的并行計算能力，接口豐富，方便實現(xiàn)各類非標準接口和數(shù)據(jù)流管理，但是復雜算法的開發(fā)難度大且程序綜合時間長。DSP 以特定的架構(gòu)實現(xiàn)流水線計算，能夠以較低主頻實現(xiàn)高速計算，相對于FPGA 算法開發(fā)周期短，但是其接口資源較少，較難實現(xiàn)各類非標準通信。

文中結(jié)合三類處理器的優(yōu)勢，利用FPGA 實現(xiàn)傳聲器信號的實時采集、控制信號的實時輸出和數(shù)據(jù)預處理，并且實現(xiàn)該模塊與ZYNQ 和DSP 之間的高速通信；接著利用DSP 的EMIF16 接口逐點接收FPGA 的各類數(shù)據(jù)，之后實現(xiàn)有源噪聲控制算法的計算，并將控制系統(tǒng)回傳至FPGA；最后利用ZYNQ 實現(xiàn)SD 卡中音頻數(shù)據(jù)的讀取、用戶控制命令的獲取，并通過特定協(xié)議將數(shù)據(jù)傳輸至FPGA。

2 系統(tǒng)硬件設(shè)計

2.1 信號采集、輸出及邏輯管理模塊

該模塊最主要的功能包括兩方面：一方面，通過控制ADC 芯片實現(xiàn)傳聲器信號采集，并根據(jù)EMIF16接口協(xié)議上傳采集數(shù)據(jù)；另一方面，根據(jù)EMIF16 接口協(xié)議接收控制信號，并由DAC 芯片轉(zhuǎn)換成模擬信號輸出。

在實現(xiàn)數(shù)據(jù)采集過程中，硬件電路設(shè)計示意圖如圖3 所示。

圖3 數(shù)據(jù)采集過程示意圖

在調(diào)理電路的干凈直流偏置下，傳聲器產(chǎn)生的微弱交流信號疊加在直流信號上，輸出到模擬信號處理電路。模擬信號處理電路包括隔直電路、一級交流增益電路、帶通濾波電路、二級交流增益電路以及低通濾波電路。隔直電流的功能是隔離輸入的直流成分，保證后級的信號增益過程中信號不會出現(xiàn)飽和問題；兩級交流增益電路的設(shè)計是為了在中間插入帶通濾波器，進而降低模擬信號中的噪聲分量；最后一級低通濾波電路為抗混疊濾波電路，用于濾除ADC 電路的帶外信號。模擬信號經(jīng)過ADC 電路后產(chǎn)生數(shù)字信號，在FPGA 的邏輯控制下，數(shù)字信號快速發(fā)送到FPGA 內(nèi)部相應的寄存器。

腦科學，正成為生命科學中最活躍的一個分支，21世紀的腦科學最終將解開大腦的終極秘密，并攻克若干大腦疾病，讓我們擁有更健康的大腦。

該系統(tǒng)中，使用的ADC 器件為ADI 公司生產(chǎn)的AD7606B 型號芯片，該芯片為8 通道DAS、內(nèi)置16位、800 kSPS 雙極性輸入的同步采樣ADC，輸入的雙極差分范圍支持±10 V、±5 V 和±2.5 V 三檔，滿足多通道、高速采樣和高精度轉(zhuǎn)換的要求。

在實現(xiàn)控制信號輸出的過程中，硬件部分示意圖如圖4 所示。

圖4 控制信號輸出過程示意圖

FPGA 在接收到DSP 發(fā)送的數(shù)字控制信號后，首先通過控制DAC 芯片產(chǎn)生對應的模擬信號。模擬信號經(jīng)過模擬信號處理電路和功放電路輸出到揚聲器。模擬信號處理電路包含了重構(gòu)濾波電路、增益匹配電路、帶通濾波電路以及阻抗匹配電路。重構(gòu)濾波電路用以消除DAC 轉(zhuǎn)換過程產(chǎn)生的高頻噪聲，增益匹配電路用以實現(xiàn)DAC 輸出模擬信號范圍與功放輸入信號范圍之間的匹配帶通，濾波電路用以降低非關(guān)注頻段的信號，阻抗匹配電路用以確保輸入到功放電路的信號與模擬信號處理電路的開環(huán)輸出信號一致。功放電路將輸入的信號放大后輸出到揚聲器，即實現(xiàn)控制聲信號的播放。

該系統(tǒng)中使用的DAC 器件為ADI 公司生產(chǎn)的LTC2755-16 芯片，該芯片是具有并行I/O 的四通道電流輸出型16 位SoftSpan DAC。在雙極輸出模式下支持±5 V、±10 V、±2.5 V 以及-2.5～7.5 V 四種設(shè)置，且具有2 μs 穩(wěn)定時間及±1 LSB 的優(yōu)異性能，能夠滿足系統(tǒng)對高速轉(zhuǎn)換、低噪聲和多通道的需求。

2.2 音頻及其他對外接口管理模塊

該模塊的功能是實現(xiàn)SD 卡中音頻文件的讀取、網(wǎng)絡(luò)接口視頻信號的接收、遠程服務器控制信號的傳遞等功能。模塊硬件框圖如圖5 所示。

圖5 模塊硬件框圖

音樂信號存儲在SD 卡中，視頻信號通過RJ45接口并經(jīng)過PHY 芯片后傳輸?shù)絑YNQ 芯片中，外部控制命令可通過Mini USB 口傳遞到模塊內(nèi)。ZYNQ芯片內(nèi)部包含PS 端和PL 端兩部分，PS 部分由ARM處理器主導，負責SD 卡管理、網(wǎng)絡(luò)接口通信、串口命令處理等功能；PL 部分主要為小型FPGA，可通過并行總線與主FPGA 芯片XC7K325T 之間進行數(shù)據(jù)交互。ZYNQ 芯片內(nèi)部的PS 部分與PL 部分通過axi4總線互聯(lián)。axi4 總線是ARM 公司開發(fā)的AMBA 總線中的一部分，包括axi4-lite、axi4-full 和axi4-stream三種類型，能夠?qū)崿F(xiàn)兩部分不同數(shù)據(jù)類型的高速通信。

2.3 核心信號處理模塊

核心信號處理模塊由TMS320C6678 處理器主導，在該系統(tǒng)中除最小系統(tǒng)外，完成的主要功能為通過EMIF16 接口收發(fā)數(shù)據(jù)以及實現(xiàn)高速計算。

為了實現(xiàn)大量數(shù)據(jù)的緩存，該模塊中配置了四片MT41J128M16HA 緩存芯片以支持1 GB 緩存。同時，利用NAND512R3A2DZA6 型號的Flash 實現(xiàn)程序和數(shù)據(jù)的存儲。

TMS320C6678 芯片對各路電源和時鐘的上電順序有嚴格要求，系統(tǒng)支持I/O 先上電和內(nèi)核先上電兩種模式。該系統(tǒng)采用內(nèi)核先上電模式（Core-before-IO），所有相關(guān)的電源芯片、時鐘芯片的使能信號和PowerGood 信號均由XC7K325T 芯片進行控制。

3 系統(tǒng)軟件設(shè)計

3.1 多通道有源噪聲控制

在不需要音頻播放的工作場景中，為了實現(xiàn)有源噪聲控制功能，文中采用FPGA+DSP 的整體方案設(shè)計。所設(shè)計的系統(tǒng)數(shù)據(jù)流示意圖如圖6 所示。在FPGA 的硬線邏輯的管理下，ADC 芯片根據(jù)采樣時鐘進行數(shù)據(jù)采集，并將數(shù)據(jù)通過16 位并行總線傳輸?shù)紽PGA。FPGA 接收到采樣數(shù)據(jù)后，首先對信號進行必要的預處理，而后通過EMIF16 接口將輸出傳輸?shù)紻SP 芯片內(nèi)。當DSP 接收到采樣數(shù)據(jù)后，通過有源噪聲控制算法計算出每個輸出通道相應的控制信號，并通過EMIF16 接口反饋給FPGA。FPGA 在接收到輸出控制信號后，控制DAC 芯片產(chǎn)生多通道模擬輸出信號，最終實現(xiàn)有源噪聲控制功能。

圖6 有源噪聲控制系統(tǒng)數(shù)據(jù)流圖

以讀取采樣數(shù)據(jù)過程為例介紹EMIF16 接口：DSP 端利用EMIF16 異步讀取FPGA 數(shù)據(jù)的時序如圖7 所示，除了EMIFD[15:0]之外，其他信號全部由DSP 驅(qū)動。EMIFCE[3:0]表示DSP 的片選信號，低電平有效，文中FPGA 使用的片選地址為EMIFCE2；EMIFR/W 表示讀寫操作，高電平表示DSP 讀操作；EMIFOE 表示是否支持擴展等待模式，取0 表示關(guān)閉；EMIFBE 表示字節(jié)使能信號；EMIFA[21:0]總線表示DSP 對FPGA 的讀或?qū)懙刂贰PGA 在圖中EMIFD為白色的時間段驅(qū)動數(shù)據(jù)總線，并將相關(guān)地址的信號發(fā)送給DSP。

圖7 EMIF16異步存儲器讀取時序

3.2 音頻播放及回聲抵消功能

ZYNQ 芯片包含ARM，其是系統(tǒng)與外部交互的第一個環(huán)節(jié)，也是FPGA 與DSP 芯片獲取用戶控制命令、音頻數(shù)據(jù)的來源。ZYNQ 與FPGA 之間的音頻數(shù)據(jù)交互流程如圖8 所示。ZYNQ 與FPGA 芯片之間啟動音頻播放的命令通過一根專用I/O 線實現(xiàn)。

圖8 ZYNQ與FPGA音頻數(shù)據(jù)交互

當ZYNQ 檢測到外部音頻播放命令后，進行首次DMA 設(shè)置，用以讀取SD 卡中的音頻文件并放置到RAM 中。當DMA 讀取完成后，CPU 將收到對應中斷信號，并在中斷函數(shù)中設(shè)置標志位。CPU 檢測到標志位且發(fā)現(xiàn)當前仍處于啟動音頻播放模式下，則立即發(fā)起下一次DMA 文件讀取，否則停止讀取音頻文件。在DMA進行文件讀取時，CPU不需要參與相關(guān)工作，可將RAM 中的數(shù)據(jù)實時發(fā)送給FPGA。

在實際應用中，根據(jù)音頻來源的不同，音頻數(shù)據(jù)的讀取方式可以多種多樣，下面對播放SD 卡中音頻文件的方式進行說明，其他方式的差異僅是數(shù)據(jù)到音頻管理模塊中RAM 的方式不同。在添加音樂播放功能并實現(xiàn)回聲抵消算法的多通道有源噪聲控制系統(tǒng)數(shù)據(jù)流示意圖如圖9 所示。

圖9 增加音頻播放的數(shù)據(jù)流示意圖

3.3 系統(tǒng)工作模式管理

系統(tǒng)上電后，ZYNQ 會執(zhí)行上電初始化操作，經(jīng)過初始化后，ZYNQ 內(nèi)部PS 部分相關(guān)的MIO 接口、串口或者網(wǎng)口處于打開狀態(tài)，用于用戶設(shè)定工作模式。CPU 每500 ms 查詢一次當前工作模式，同時對FPGA 和DSP 進行模式同步。

系統(tǒng)工作模式包括休眠模式、僅有源噪聲控制模式、僅音頻播放模式以及有源噪聲控制模式疊加音頻播放模式。每個模塊根據(jù)同步后的模式確定是否開啟音頻播放和回聲抵消功能，以及是否啟動有源噪聲控制功能。系統(tǒng)工作模式管理如圖10 所示。

圖10 系統(tǒng)工作模式管理

4 系統(tǒng)功能測試

為了驗證所設(shè)計系統(tǒng)的可行性，文中搭建了圖11 所示的實驗系統(tǒng)，并采用經(jīng)典多通道有源噪聲控制算法和回聲抵消算法來驗證所設(shè)計系統(tǒng)的可行性。

圖11 多通道局部有源噪聲控制示意圖

實驗系統(tǒng)中采用四個傳聲器拾取參考信號，采用兩個傳聲器作為誤差傳聲器，設(shè)置了兩個揚聲器作為用于播放次級聲源的揚聲器。設(shè)置了四個初級聲源，噪聲類型為粉紅噪聲。實驗過程中采用的有源噪聲控制算法為FxNLMS 算法，有源噪聲控制的次級路徑傳遞函數(shù)以及回聲抵消利用的傳遞函數(shù)均采用離線辨識獲得。通過實驗，在100 Hz 到500 Hz的目標降噪頻帶內(nèi)，在頭部半徑20 cm 內(nèi)獲得了大于8 dB 的平均降噪效果。測試結(jié)果表明，音頻播放正常，且音頻播放過程對有源降噪效果幾乎沒有負面影響。

5 結(jié)論

文中設(shè)計了一種兼容音頻播放功能的多通道局部有源噪聲控制系統(tǒng)。利用FPGA、DSP 和ARM 處理器各自的特點，實現(xiàn)了系統(tǒng)不同功能的分解，滿足了整個系統(tǒng)的各項任務需求。通過合理的硬件和軟件設(shè)計與實現(xiàn)，該系統(tǒng)能夠?qū)崿F(xiàn)在進行多通道有源噪聲自適應控制的同時，實現(xiàn)音頻播放以及回聲抵消功能。在經(jīng)過全系統(tǒng)的研制后，文中搭建了相應的測試環(huán)境，進行了系統(tǒng)功能測試，測試結(jié)果驗證了所設(shè)計系統(tǒng)的實際性能。