基于FPGA的超聲手術(shù)刀頻率跟蹤技術(shù)設(shè)計(jì)

黃永國(guó)，陳小紅，孫福佳，林曉佳，趙浩男

（1.上海理工大學(xué) 材料與化學(xué)學(xué)院；2.上海理工大學(xué) 機(jī)械工程學(xué)院；3.上海理工大學(xué) 健康科學(xué)與工程學(xué)院，上海 200093）

0 引言

超聲手術(shù)刀又稱超聲刀，作為一種首選的電外科手術(shù)器械，其能夠?qū)崿F(xiàn)軟組織切割和血管閉合等功能，已廣泛應(yīng)用于多種臨床手術(shù)中［1］。超聲換能器作為超聲刀系統(tǒng)的重要組成部分之一，完成了高頻電信號(hào)和超聲振動(dòng)之間的轉(zhuǎn)化，是實(shí)現(xiàn)超聲技術(shù)的核心部件［2］。當(dāng)超聲換能器以諧振頻率驅(qū)動(dòng)時(shí)，可以獲得最大的能量轉(zhuǎn)換效率［3］。但在實(shí)際工作過(guò)程中，超聲換能器的溫度、聲負(fù)載和輸入電壓變化等原因造成超聲換能器的諧振頻率發(fā)生漂移，且偏移量很難直接使用數(shù)學(xué)模型進(jìn)行計(jì)算，導(dǎo)致驅(qū)動(dòng)信號(hào)的頻率無(wú)法實(shí)時(shí)工作在換能器的諧振頻率上，換能器的無(wú)功功率增加，輸出振幅將明顯降低［4］，增加了超聲刀在手術(shù)過(guò)程中的風(fēng)險(xiǎn)。同時(shí)超聲手術(shù)刀的工作時(shí)間比較短，一般在10 s 以內(nèi)。因此，實(shí)現(xiàn)快速、準(zhǔn)確的諧振頻率跟蹤對(duì)超聲刀的穩(wěn)定高效運(yùn)行具有重要現(xiàn)實(shí)意義。

隨著超聲波技術(shù)的快速發(fā)展，頻率跟蹤技術(shù)也被人們廣泛關(guān)注。基于模擬鎖相環(huán)的頻率跟蹤方法在工業(yè)生產(chǎn)中得以廣泛應(yīng)用，這種方法通過(guò)硬件電路實(shí)現(xiàn)了對(duì)換能器電流和電壓信號(hào)的相位檢測(cè)并進(jìn)行頻率調(diào)節(jié)，但是模擬鎖相環(huán)的跟蹤范圍窄，對(duì)噪聲信號(hào)比較敏感，可能導(dǎo)致其無(wú)法鎖定換能器的諧振頻率。同時(shí)，由于采用硬件電路的方式實(shí)現(xiàn)頻率跟蹤，對(duì)于不同的頻率段需要更改相關(guān)電容、電阻的值，存在電路復(fù)雜、靈活性差等問(wèn)題［5］。最大電流檢測(cè)法也可以實(shí)現(xiàn)對(duì)超聲換能器的諧振頻率跟蹤，通過(guò)檢測(cè)諧振狀態(tài)時(shí)換能器等效阻抗最小、電流最大的原理實(shí)現(xiàn)諧振頻率跟蹤［6］。但是，這種方法容易跟蹤到換能器的其他諧振點(diǎn)，并且對(duì)電流的采樣帶寬和精度要求較高。此外，文獻(xiàn)［7］提出通過(guò)FFT 計(jì)算出換能器電流和電壓的相位差實(shí)現(xiàn)頻率跟蹤，F(xiàn)FT 在計(jì)算過(guò)程中需要盡可能多的數(shù)據(jù)才能得到精確的相位差，但這造成了處理時(shí)間長(zhǎng)的問(wèn)題。本文針對(duì)傳統(tǒng)的頻率跟蹤方法進(jìn)行改進(jìn)創(chuàng)新，在分析超聲換能器的阻抗特性后提出一種使用現(xiàn)場(chǎng)可編程門陣列（Field-Programmable Gate Array，F(xiàn)PGA）實(shí)現(xiàn)的數(shù)字式頻率跟蹤方案，并通過(guò)模塊化完成了方案設(shè)計(jì)，這種頻率跟蹤方法可以實(shí)現(xiàn)實(shí)時(shí)的頻率跟蹤，優(yōu)化了復(fù)雜的電路設(shè)計(jì)，同時(shí)提高了頻率跟蹤的速度與精度。設(shè)計(jì)的模塊主要有信號(hào)發(fā)生模塊、相位檢測(cè)模塊和數(shù)字式PID 模塊，分別實(shí)現(xiàn)了通過(guò)數(shù)字頻率合成（Direct Digital Synthesis，DDS）技術(shù)產(chǎn)生頻率可控的驅(qū)動(dòng)信號(hào)，對(duì)換能器的電流和電壓信號(hào)之間的相位差進(jìn)行檢測(cè)和調(diào)節(jié)輸出頻率的功能。

1 超聲換能器的阻抗特性分析

為實(shí)現(xiàn)超聲換能器的諧振頻率跟蹤，首先需要對(duì)其阻抗特性進(jìn)行分析。典型的換能器結(jié)構(gòu)及其等效電路模型是巴特沃茲—范代克（Butterworth-van Dyke，BVD）模型［8］，如圖1（a）所示。其等效電路相當(dāng)于兩條支路并聯(lián)，這兩條支路分別稱之為機(jī)械臂和電學(xué)臂。其中，機(jī)械臂是由靜態(tài)電容C0和介電損耗電阻R0組成，C0主要由傳感器材料的幾何尺寸和電極表面決定；電學(xué)臂是由動(dòng)態(tài)電感L1、動(dòng)態(tài)電容C1和動(dòng)態(tài)電阻R1組成，分別代表超聲換能器的機(jī)械柔度，質(zhì)量組件和機(jī)械損耗電阻［9-10］。圖1（b）為超聲換能器的阻抗分析結(jié)果，可知存在兩個(gè)相位為零的阻抗諧振點(diǎn)，即諧振頻率fr和反諧振頻率fɑ。反諧振頻率fɑ處超聲換能器的阻抗較大，而諧振頻率fr處的阻抗很小，因此，fr更適合作為機(jī)械諧振頻率fs的替代值。同時(shí)，當(dāng)f＜fr或當(dāng)f＞fɑ時(shí)，電壓信號(hào)滯后于電流信號(hào)，此時(shí)換能器處于容性狀態(tài)。當(dāng)fr＜f＜fɑ時(shí)，電壓信號(hào)超前于電流信號(hào)，此時(shí)換能器處于感性狀態(tài)。當(dāng)f=fr或當(dāng)f=fɑ時(shí)，時(shí)，流過(guò)換能器的電流信號(hào)和電壓信號(hào)同相位。

Fig.1 Analysis of transducer and its equivalent circuit圖1 換能器及其等效電路分析

分別計(jì)算兩條支路的阻抗，設(shè)機(jī)械臂的導(dǎo)納為Y0，則有：

其中，w=2πf，f為驅(qū)動(dòng)信號(hào)的頻率。設(shè)電學(xué)臂的阻抗Y1，則有：

通過(guò)式（1）和式（2）可以得到超聲換能器總體導(dǎo)納Y和換能器角頻率w的關(guān)系為：

展開式（3）得到電導(dǎo)G和電納B的關(guān)系如下：

由式（4）和式（5）可以得到：

假設(shè)換能器兩端的電壓為Ui，電阻為R，計(jì)算換能器的輸出功率P(w)為：

Fig.2 Admittance circle of ultrasonic transducer圖2 超聲換能器導(dǎo)納圓

為了跟蹤機(jī)械共振頻率fs需要合適的方法對(duì)其進(jìn)行優(yōu)化。通過(guò)導(dǎo)納圓可知，在忽略R0的影響后，導(dǎo)納圓的圓心距離G 軸比較近時(shí)，可以近似認(rèn)為fm≈fr≈fs。但導(dǎo)納圓的圓心距離G 軸比較遠(yuǎn)時(shí)，fm、fr、fs之間得差異較大，一般情況下需要通過(guò)阻抗匹配［11］彌補(bǔ)fm、fr、fs這3 個(gè)頻率點(diǎn)之間的差異，即通過(guò)在換能器兩端添加一個(gè)合適的電感進(jìn)行匹配。基于以上條件，考慮到實(shí)驗(yàn)所使用的換能器C0值的大小和實(shí)際工作過(guò)程中頻率檢測(cè)的難易程度，在此次實(shí)驗(yàn)中，fr將作為本文所提出頻率跟蹤方法的目標(biāo)。

同時(shí)，為了研究換器處于諧振點(diǎn)和反諧振點(diǎn)時(shí)的特點(diǎn)，通過(guò)Multisim14.0 軟件對(duì)上述換能器的等效RLC 電路進(jìn)行仿真，施加在換能器兩端的電壓信號(hào)峰值為40 V，改變換能器的驅(qū)動(dòng)信號(hào)頻率得到換能器電流和電壓的關(guān)系如圖3所示。

Fig.3 Change of current and voltage phase of transducer with frequency圖3 換能器的電流和電壓相位隨頻率變化情況

由圖3 可知，當(dāng)驅(qū)動(dòng)信號(hào)頻率為諧振頻率或反諧振頻率時(shí)，換能器表現(xiàn)為純阻性，電流和電壓相位差為零，但阻抗差異較大。在相同的電壓下，諧振頻率時(shí)的電流信號(hào)遠(yuǎn)大于反諧振頻率時(shí)的電流信號(hào)。因此可以通過(guò)判斷換能器流過(guò)的電流大小區(qū)別換能器是否處于諧振狀態(tài)，以避免跟蹤到反諧振頻率。

2 基于FPGA的頻率跟蹤算法設(shè)計(jì)與仿真

結(jié)合超聲換能器的阻抗特性分析中提及的頻率跟蹤目標(biāo)，對(duì)基于FPGA 所實(shí)現(xiàn)的頻率追蹤方法進(jìn)行詳細(xì)描述，相位檢測(cè)和PID 控制算法是本文跟蹤超聲換能器諧振頻率的核心。根據(jù)RLC 電路的特性可知，在諧振頻率fr附近，驅(qū)動(dòng)信號(hào)的頻率改變時(shí)，超聲換能器的電流和電壓信號(hào)之間的相位差也隨之發(fā)生改變。當(dāng)驅(qū)動(dòng)信號(hào)的頻率等于諧振頻率fr時(shí)，超聲換能器電流和電壓信號(hào)的相位差為零。當(dāng)驅(qū)動(dòng)信號(hào)的頻率不等于諧振頻率fr時(shí)，超聲換能器電流和電壓信號(hào)總是存在一個(gè)不為零的相位差，通過(guò)檢測(cè)相位差的大小即可實(shí)現(xiàn)對(duì)輸出頻率的調(diào)節(jié)。為此，本文設(shè)計(jì)了頻率可調(diào)的高分辨率信號(hào)發(fā)生模塊，實(shí)時(shí)調(diào)節(jié)驅(qū)動(dòng)信號(hào)的頻率，然后對(duì)ADC 采集的電流和電壓信號(hào)實(shí)現(xiàn)濾波并進(jìn)行實(shí)時(shí)的相位差計(jì)算，最后使用PID 算法對(duì)相位差計(jì)算結(jié)果進(jìn)行處理，實(shí)現(xiàn)對(duì)DDS 輸出頻率的控制。實(shí)驗(yàn)整體框圖如圖4所示。

Fig.4 Schematic block diagram of FPGA implementation of frequency tracking圖4 FPGA實(shí)現(xiàn)頻率跟蹤原理框圖

實(shí)驗(yàn)所設(shè)計(jì)的頻率跟蹤方法分為主要分為3 個(gè)模塊：①DDS 模塊，用于產(chǎn)生頻率可控的驅(qū)動(dòng)信號(hào)；②PHASE_MEASURE 模塊，主要用來(lái)對(duì)采集的電流和電壓信號(hào)進(jìn)行相位差檢測(cè)；③PID 模塊，用于實(shí)現(xiàn)快速的頻率跟蹤。其中，PLL 模塊、LED 模塊和FIR 模塊分別是時(shí)鐘模塊、用戶指示燈和濾波器模塊，通過(guò)他們配合前3 個(gè)模塊共同實(shí)現(xiàn)頻率跟蹤。

2.1 激勵(lì)信號(hào)產(chǎn)生

DDS 技術(shù)是一種基于相位概念的直接合成頻率的技術(shù)［12］，通過(guò)控制相位變化的速度以產(chǎn)生不同頻率和波形的信號(hào)。該技術(shù)具有頻率分辨率高、響應(yīng)速度快、相位可連續(xù)性變化等特點(diǎn)，在數(shù)字通信領(lǐng)域被廣泛采用，是信號(hào)生成的最佳選擇。因此，實(shí)驗(yàn)中利用FPGA 設(shè)計(jì)一個(gè)高精度的DDS 用于產(chǎn)生超聲刀所需要的正弦驅(qū)動(dòng)信號(hào)。DDS 輸出信號(hào)的頻率計(jì)算公式為：

其中，N為頻率控制字位寬，fclk為DDS 的工作時(shí)鐘，K為頻率控制字，fout為輸出特定頻率的信號(hào)，通過(guò)控制頻率控制字K，使DDS 輸出頻率可調(diào)的信號(hào)。在本文實(shí)驗(yàn)中，DDS 輸出信號(hào)的頻率直接決定了換能器能否以諧振頻率驅(qū)動(dòng)。DDS 的結(jié)構(gòu)如圖5所示，主要包括計(jì)數(shù)器、波形存儲(chǔ)表（ROM 查找表）、數(shù)模轉(zhuǎn)換器DAC。通過(guò)式（9）計(jì)算出頻率控制字K后將其傳給到相位累加器完成相位累加計(jì)算，再將計(jì)算結(jié)果輸?shù)絉OM 查找表內(nèi)。ROM 表內(nèi)儲(chǔ)存了一個(gè)周期的正弦信號(hào)離散值，ROM 查找表根據(jù)相位累加值進(jìn)行尋址，將對(duì)應(yīng)的信號(hào)數(shù)據(jù)輸出到DAC。

Fig.5 Structure of DDS圖5 DDS的結(jié)構(gòu)

為了研究DDS 輸出信號(hào)的性能，對(duì)DDS 輸出信號(hào)進(jìn)行仿真。圖6 為DDS 輸出信號(hào)仿真結(jié)果，設(shè)置輸出信號(hào)（sin_o）的頻率為55.5KHz。由圖6 可知，實(shí)際上信號(hào)的輸出頻率為55.494KHz，與所設(shè)置輸出信號(hào)的頻率存在偏差，研究發(fā)現(xiàn)此誤差無(wú)法完全消除。這是因?yàn)槭褂肍PGA 實(shí)現(xiàn)的DDS 存在相位取舍、幅度量化等原因造成輸出信號(hào)存在雜散分量的影響［13-14］，只能通過(guò)增大ROM 查找表的數(shù)據(jù)量和頻率控制字位寬N適當(dāng)減少雜散分量的影響，同時(shí)為了使得輸出信號(hào)的頻率變化連續(xù)，需要DAC 模擬化后進(jìn)行平滑處理，實(shí)現(xiàn)輸出高分辨率的信號(hào)。但是由于受到FPGA 片內(nèi)資源限制，ROM 查找表的數(shù)據(jù)量和頻率控制字位寬N不可能無(wú)限大。因此，為了盡可能節(jié)約FPGA 片內(nèi)資源和滿足實(shí)驗(yàn)需要，實(shí)驗(yàn)所設(shè)計(jì)的DDS 性能參數(shù)如表1所示。

Table 1 DDS performance parameters表1 DDS性能參數(shù)

Fig.6 DDS output results圖6 DDS輸出結(jié)果

2.2 相位檢測(cè)

相位檢測(cè)指檢測(cè)兩個(gè)頻率相同信號(hào)之間存在的相位差［15］，傳統(tǒng)的相位檢測(cè)方法主要通過(guò)硬件模擬電路實(shí)現(xiàn)，但是模擬電路抗干擾能力差，電信號(hào)在沿線路傳輸過(guò)程中容易受到外界和內(nèi)部電源等各種噪聲干擾，噪聲和信號(hào)混合后難以分開，導(dǎo)致相位檢測(cè)質(zhì)量下降。隨著IC 芯片的飛速發(fā)展，數(shù)字電路得以廣泛應(yīng)用，其優(yōu)點(diǎn)在于穩(wěn)定性好、可靠性高［16］。鑒于此，本文使用FPGA 實(shí)現(xiàn)相位檢測(cè)，減少了噪聲信號(hào)干擾，提升了相位檢測(cè)準(zhǔn)確率，同時(shí)使電路集成化程度提高，降低了電路設(shè)計(jì)復(fù)雜性，便于后期處理和維護(hù)。相位差計(jì)算公式如式（10）所示。

其中，Δφ為電流和電壓的相位差，φv、φi分別為電壓信號(hào)和電流信號(hào)的相位，Tv、Ti分別為電壓信號(hào)和電流信號(hào)的周期，Td為電流信號(hào)和電壓信號(hào)之間的延時(shí)。

相位檢測(cè)原理如圖7 所示。在對(duì)換能器兩端的電壓和通過(guò)的電流信號(hào)進(jìn)行采樣后得到電壓xv(t)和電流xi(t)，將信號(hào)xv(t)和xi(t)經(jīng)采樣后送入FPGA 中使用數(shù)字濾波器降低噪聲的影響，然后進(jìn)行相位計(jì)算。具體檢測(cè)過(guò)程為：通過(guò)比較器得到信號(hào)Tv和Ti，將Tv和Ti經(jīng)過(guò)異或門得到一路包含xv(t)和xi(t)之間相位信息的信號(hào)Td，之后通過(guò)式（10）進(jìn)行計(jì)算便可得到關(guān)于xv(t)和xi(t)兩路信號(hào)的相位差。

Fig.7 Schematic of phase detection圖7 相位檢測(cè)原理

需要注意的是，在對(duì)換能器電流和電壓信號(hào)的周期計(jì)算時(shí)，因?yàn)殡娏骱碗妷盒盘?hào)頻率一樣，故只需要計(jì)算信號(hào)Tv或者Ti即可。并且，F(xiàn)PGA 只能進(jìn)行定點(diǎn)數(shù)計(jì)算，為了提高計(jì)算精度，需要在計(jì)算過(guò)程中將相位差計(jì)算結(jié)果進(jìn)行擴(kuò)大處理。為了驗(yàn)證相位檢測(cè)的正確性，使用未進(jìn)行頻率跟蹤時(shí)采集到的電流和電壓信號(hào)進(jìn)行仿真。圖8 為FPGA 實(shí)現(xiàn)相位檢測(cè)仿真結(jié)果，本文對(duì)相位差擴(kuò)大的處理方法是相位變化0.1°，相位計(jì)數(shù)器（Delta_pha）就增加1，因此假設(shè)相位差Δφ 為90°時(shí)，則相位計(jì)數(shù)器（Delta_pha）為900。由圖8 可知，相位計(jì)數(shù)器（Delta_pha）范圍為820～850，因此相位差Δφ ∈[82o，85o]。

Fig.8 Results of phase detection圖8 相位檢測(cè)結(jié)果

2.3 數(shù)字式PID設(shè)計(jì)

PID 算法作為一種經(jīng)典的控制理論已廣泛應(yīng)用于各領(lǐng)域［17-18］，它通過(guò)對(duì)誤差信號(hào)進(jìn)行比例、積分、微分3 個(gè)環(huán)節(jié)的計(jì)算，然后線性組合構(gòu)成控制量實(shí)現(xiàn)對(duì)輸出量的控制。本文使用PID 對(duì)相位計(jì)算結(jié)果Δφ 進(jìn)行運(yùn)算，將運(yùn)算結(jié)果轉(zhuǎn)換成頻率誤差，按照此頻率誤差對(duì)頻率控制字K進(jìn)行調(diào)節(jié)，以實(shí)現(xiàn)對(duì)驅(qū)動(dòng)信號(hào)頻率的控制。經(jīng)典的位置式離散PID 控制理論如式（11）所示。

其中，k為采樣序列，k=1，2…；ej為j次誤差累積之和；uk為第k次實(shí)際輸出值；ek為第k次實(shí)際輸出與目標(biāo)值誤差，Kp、Ki、Kd分別為比例系數(shù)、積分系數(shù)、微分系數(shù)。在設(shè)計(jì)PID 過(guò)程中需要注意積分飽和作用的影響，如果積分值過(guò)大將會(huì)導(dǎo)致跟蹤紊亂。因此，設(shè)計(jì)PID 時(shí)還需要設(shè)計(jì)相應(yīng)的抗積分飽和方法，本文采用積分分離法進(jìn)行抗積分飽和處理，如圖9 所示。當(dāng)計(jì)算出誤差值（pre_err）大于1 000 時(shí)，拉高積分分離使能信號(hào)（I_sep），此時(shí)積分誤差（Ierr）為零，不參與調(diào)節(jié)。

Fig.9 Simulation of PID for integral separation method圖9 PID積分分離法仿真

不同的PID 參數(shù)對(duì)跟蹤效率會(huì)產(chǎn)生較大影響，其中Kp影響系統(tǒng)的響應(yīng)速度和靜態(tài)誤差，Kp過(guò)小將導(dǎo)致響應(yīng)速度過(guò)慢，過(guò)大會(huì)使系統(tǒng)產(chǎn)生較大的震蕩，同時(shí)超調(diào)量也會(huì)增大。合理地選取Ki會(huì)消除系統(tǒng)的靜態(tài)誤差，提高精度。但是在系統(tǒng)啟動(dòng)階段總是存在較大誤差，如果Ki過(guò)大會(huì)導(dǎo)致系統(tǒng)響應(yīng)速度減慢，過(guò)小將會(huì)出現(xiàn)較大的超調(diào)量。Kd對(duì)系統(tǒng)干擾非常敏感，Kd越大，系統(tǒng)的超調(diào)量就越大，選取合適的Kd對(duì)控制超調(diào)量很重要。因此，不能單獨(dú)增大或者減小Kp、Ki、Kd這3 個(gè)參數(shù)，需要根據(jù)系統(tǒng)進(jìn)行適當(dāng)調(diào)節(jié)。圖10為對(duì)上述設(shè)計(jì)的離散PID 在FPGA 內(nèi)的仿真結(jié)果。通過(guò)多次對(duì)PID 參數(shù)的調(diào)節(jié)與仿真，最終確定Kp、Ki、Kd為46、3、5。圖10 中，PID 單次計(jì)算的輸出標(biāo)志，（fbout_flag）在響應(yīng)64 次時(shí)目標(biāo)值與真實(shí)值的誤差（fb_dout）為0，實(shí)現(xiàn)輸出值等于目標(biāo)值。

Fig.10 PID function simulation圖10 PID功能仿真

2.4 頻率跟蹤策略

對(duì)超聲換能器的阻抗特性分析可知，通過(guò)改變激勵(lì)信號(hào)的頻率，超聲換能器會(huì)發(fā)生容性和感性的電特性變化，從而導(dǎo)致電流和電壓出現(xiàn)相位差。因此，在避免反諧振頻率的影響時(shí)，調(diào)節(jié)輸出信號(hào)的頻率使超聲換能器的電流和電壓同相位即可實(shí)現(xiàn)頻率跟蹤。

本文設(shè)置的頻率跟蹤策略如下：①根據(jù)上述計(jì)算，超聲換能器在空載狀態(tài)下其諧振頻率處于55.5KHz 附近，故在開機(jī)時(shí)設(shè)定換能器諧振頻率范圍在55.5KHz±500Hz，諧振頻率范圍的大小決定了跟蹤速度的快慢，諧振頻率范圍越小，跟蹤速度越快；②在設(shè)定好諧振頻率范圍后需要判斷當(dāng)前頻率是否處于該范圍，然后對(duì)換能器電流和電壓信號(hào)采樣并進(jìn)行濾波處理；③在FPGA 中進(jìn)行相位檢測(cè)，實(shí)現(xiàn)相位差Δφ 計(jì)算，并對(duì)得到的Δφ 進(jìn)行相位判斷，其中Δφ 的正負(fù)代表電壓電流超前滯后的關(guān)系；如果Δφ ＜0，則表示電壓滯后于電流，處于容性狀態(tài)；如果Δφ ＞0，則表示電壓超前于電流，處于感性狀態(tài)；④當(dāng)檢測(cè)到相位差后，將相位差傳遞到PID 進(jìn)行運(yùn)算，將計(jì)算結(jié)果通過(guò)比例計(jì)算后傳遞到DDS 頻率控制字K，實(shí)現(xiàn)輸出驅(qū)動(dòng)信號(hào)頻率的改變。重復(fù)以上工作，使得相位差一直持續(xù)在給定相位誤差范圍內(nèi)，達(dá)到諧振頻率跟蹤目的。

在設(shè)計(jì)過(guò)程中，存在跟蹤到反諧振頻率的可能性，為了避免這種情況出現(xiàn)，本文給出兩種解決方法：①反諧振頻率總是大于諧振頻率，故在感性狀態(tài)減小驅(qū)動(dòng)信號(hào)頻率即可避免并聯(lián)諧振點(diǎn)的干擾；②實(shí)現(xiàn)對(duì)跟蹤電流的檢測(cè)，如果檢測(cè)到換能器的電流小于設(shè)定閾值，則放棄次頻率點(diǎn)，重新從設(shè)定的頻率范圍內(nèi)最小值處開始跟蹤，以保持跟蹤效果的正確性。頻率跟蹤策略具體流程如圖11所示。

Fig.11 Frequency tracking strategy圖11 頻率跟蹤策略

3 實(shí)驗(yàn)與結(jié)果分析

為了進(jìn)一步驗(yàn)證本文基于FPGA 頻率跟蹤方法的可行性，實(shí)驗(yàn)采用Xilinx 的FPGA 芯片XC6SLX16 和DSP 雙核控制實(shí)現(xiàn)頻率跟蹤系統(tǒng)設(shè)計(jì)，實(shí)驗(yàn)設(shè)備和超聲頻率跟蹤控制系統(tǒng)原理框圖如圖12所示。

Fig.12 Principle of experimental equipment and ultrasonic frequency tracking control system圖12 實(shí)驗(yàn)設(shè)備和超聲頻率跟蹤控制系統(tǒng)原理

驅(qū)動(dòng)信號(hào)由FPGA 輸出后通過(guò)數(shù)模轉(zhuǎn)換芯片DAC 轉(zhuǎn)換為模擬信號(hào)，經(jīng)過(guò)信號(hào)放大處理模塊進(jìn)行放大，然后經(jīng)過(guò)隔離與功率放大模塊處理后作用于換能器。同時(shí)，使用高速高精度模數(shù)轉(zhuǎn)換芯片ADC 對(duì)換能器電流和電壓信號(hào)實(shí)時(shí)采集并送入FPGA 內(nèi)部進(jìn)行處理。使用阻抗分析儀PV5205 對(duì)換能器的參數(shù)進(jìn)行測(cè)量，得到換能器相關(guān)參數(shù)C1為11.5 pF，L1為710.68 mH，R1為75.93 Ω，C0為3.259 nF。通過(guò)式（8）計(jì)算可知，此換能器的機(jī)械共振頻率為55 672 Hz。

表2 列出了設(shè)定初始頻率處于換能器諧振頻率附近的3 種情況，圖13 為使用本文所提出的頻率跟蹤方法進(jìn)行實(shí)驗(yàn)的結(jié)果，其記錄了針對(duì)表2 所列出的3 種情況進(jìn)行跟蹤頻率過(guò)程中換能器的電流和電壓相位差及頻率變化情況。實(shí)驗(yàn)在換能器空載狀態(tài)下進(jìn)行，設(shè)置相位差在±5°以內(nèi)時(shí)認(rèn)為頻率跟蹤完成。

Table 2 Frequencies in three initial states and states of transducers in corresponding operating states表2 3種初始狀態(tài)下的頻率與對(duì)應(yīng)工作狀態(tài)下?lián)Q能器的狀態(tài)

Fig.13 Frequency tracking under different initial frequencies圖13 不同初始頻率下的頻率跟蹤

由圖13 可知，在設(shè)定跟蹤的頻率范圍內(nèi)，改變驅(qū)動(dòng)信號(hào)的初始頻率，可實(shí)現(xiàn)頻率跟蹤。但是驅(qū)動(dòng)信號(hào)初始頻率與換能器諧振頻率之間的差值不同，最終跟蹤速度也不同。通過(guò)比較曲線1、曲線2 和曲線3 可知，初始頻率設(shè)定的越接近換能器的諧振頻率，跟蹤速度越快。同時(shí)，在設(shè)定的相位差范圍內(nèi)可以實(shí)現(xiàn)靜態(tài)誤差保持在±2Hz 以內(nèi)的頻率跟蹤結(jié)果，具有較高的跟蹤精度。圖14 是在進(jìn)行頻率跟蹤下對(duì)換能器電流和電壓信號(hào)的測(cè)量結(jié)果，圖中通道1（C1）為換能器兩端的電壓信號(hào)，通道2（C2）為流過(guò)換能器的電流信號(hào)，在進(jìn)行頻率跟蹤后，換能器的電流和電壓信號(hào)實(shí)現(xiàn)了同相位，且在多個(gè)周期內(nèi)也沒有出現(xiàn)相位跟蹤失鎖情況。因此，這種頻率跟蹤策略可以很好地實(shí)現(xiàn)頻率跟蹤，滿足換能器工作過(guò)程中對(duì)其諧振頻率的跟蹤要求。

Fig.14 The relationship between current and voltage of transducer圖14 換能器電流電壓關(guān)系

4 結(jié)語(yǔ)

本文所提出的頻率跟蹤技術(shù)相對(duì)于傳統(tǒng)的頻率跟蹤技術(shù)在實(shí)現(xiàn)方式上有所創(chuàng)新，實(shí)現(xiàn)了數(shù)字式頻率跟蹤。該頻率跟蹤技術(shù)以FPGA 為核心控制，詳細(xì)介紹了頻率跟蹤的工作原理和實(shí)現(xiàn)方法。在給定最大相位誤差的情況下可以實(shí)現(xiàn)±2Hz 以內(nèi)的頻率跟蹤結(jié)果，且跟蹤速度快，在超聲手術(shù)刀頻率跟蹤領(lǐng)域具有較廣的應(yīng)用前景。同時(shí)，由于FPGA 具備靈活、高速的特點(diǎn)，本文提出的頻率跟蹤技術(shù)在后期可以靈活進(jìn)行調(diào)整、改進(jìn)，并且跟蹤速度還有很大提升空間。此外，該跟蹤方法還有繼續(xù)優(yōu)化的空間：一方面，在相位檢測(cè)模塊可以提高時(shí)鐘工作頻率從而提高頻率跟蹤精度；另一方面，可以優(yōu)化PID 算法的參數(shù)，例如通過(guò)模糊控制、粒子群算法等［19-20］方法實(shí)現(xiàn)對(duì)PID 參數(shù)的自適應(yīng)調(diào)節(jié)，以提高頻率跟蹤效率。