基于FPGA的超聲手術刀頻率跟蹤技術設計

黃永國，陳小紅，孫福佳，林曉佳，趙浩男

（1.上海理工大學 材料與化學學院；2.上海理工大學 機械工程學院；3.上海理工大學 健康科學與工程學院，上海 200093）

0 引言

超聲手術刀又稱超聲刀，作為一種首選的電外科手術器械，其能夠實現軟組織切割和血管閉合等功能，已廣泛應用于多種臨床手術中［1］。超聲換能器作為超聲刀系統的重要組成部分之一，完成了高頻電信號和超聲振動之間的轉化，是實現超聲技術的核心部件［2］。當超聲換能器以諧振頻率驅動時，可以獲得最大的能量轉換效率［3］。但在實際工作過程中，超聲換能器的溫度、聲負載和輸入電壓變化等原因造成超聲換能器的諧振頻率發生漂移，且偏移量很難直接使用數學模型進行計算，導致驅動信號的頻率無法實時工作在換能器的諧振頻率上，換能器的無功功率增加，輸出振幅將明顯降低［4］，增加了超聲刀在手術過程中的風險。同時超聲手術刀的工作時間比較短，一般在10 s 以內。因此，實現快速、準確的諧振頻率跟蹤對超聲刀的穩定高效運行具有重要現實意義。

隨著超聲波技術的快速發展，頻率跟蹤技術也被人們廣泛關注?；谀M鎖相環的頻率跟蹤方法在工業生產中得以廣泛應用，這種方法通過硬件電路實現了對換能器電流和電壓信號的相位檢測并進行頻率調節，但是模擬鎖相環的跟蹤范圍窄，對噪聲信號比較敏感，可能導致其無法鎖定換能器的諧振頻率。同時，由于采用硬件電路的方式實現頻率跟蹤，對于不同的頻率段需要更改相關電容、電阻的值，存在電路復雜、靈活性差等問題［5］。最大電流檢測法也可以實現對超聲換能器的諧振頻率跟蹤，通過檢測諧振狀態時換能器等效阻抗最小、電流最大的原理實現諧振頻率跟蹤［6］。但是，這種方法容易跟蹤到換能器的其他諧振點，并且對電流的采樣帶寬和精度要求較高。此外，文獻［7］提出通過FFT 計算出換能器電流和電壓的相位差實現頻率跟蹤，FFT 在計算過程中需要盡可能多的數據才能得到精確的相位差，但這造成了處理時間長的問題。本文針對傳統的頻率跟蹤方法進行改進創新，在分析超聲換能器的阻抗特性后提出一種使用現場可編程門陣列（Field-Programmable Gate Array，FPGA）實現的數字式頻率跟蹤方案，并通過模塊化完成了方案設計，這種頻率跟蹤方法可以實現實時的頻率跟蹤，優化了復雜的電路設計，同時提高了頻率跟蹤的速度與精度。設計的模塊主要有信號發生模塊、相位檢測模塊和數字式PID 模塊，分別實現了通過數字頻率合成（Direct Digital Synthesis，DDS）技術產生頻率可控的驅動信號，對換能器的電流和電壓信號之間的相位差進行檢測和調節輸出頻率的功能。

1 超聲換能器的阻抗特性分析

為實現超聲換能器的諧振頻率跟蹤，首先需要對其阻抗特性進行分析。典型的換能器結構及其等效電路模型是巴特沃茲—范代克（Butterworth-van Dyke，BVD）模型［8］，如圖1（a）所示。其等效電路相當于兩條支路并聯，這兩條支路分別稱之為機械臂和電學臂。其中，機械臂是由靜態電容C0和介電損耗電阻R0組成，C0主要由傳感器材料的幾何尺寸和電極表面決定；電學臂是由動態電感L1、動態電容C1和動態電阻R1組成，分別代表超聲換能器的機械柔度，質量組件和機械損耗電阻［9-10］。圖1（b）為超聲換能器的阻抗分析結果，可知存在兩個相位為零的阻抗諧振點，即諧振頻率fr和反諧振頻率fɑ。反諧振頻率fɑ處超聲換能器的阻抗較大，而諧振頻率fr處的阻抗很小，因此，fr更適合作為機械諧振頻率fs的替代值。同時，當f＜fr或當f＞fɑ時，電壓信號滯后于電流信號，此時換能器處于容性狀態。當fr＜f＜fɑ時，電壓信號超前于電流信號，此時換能器處于感性狀態。當f=fr或當f=fɑ時，時，流過換能器的電流信號和電壓信號同相位。

Fig.1 Analysis of transducer and its equivalent circuit圖1 換能器及其等效電路分析

分別計算兩條支路的阻抗，設機械臂的導納為Y0，則有：

其中，w=2πf，f為驅動信號的頻率。設電學臂的阻抗Y1，則有：

通過式（1）和式（2）可以得到超聲換能器總體導納Y和換能器角頻率w的關系為：

展開式（3）得到電導G和電納B的關系如下：

由式（4）和式（5）可以得到：

假設換能器兩端的電壓為Ui，電阻為R，計算換能器的輸出功率P(w)為：

Fig.2 Admittance circle of ultrasonic transducer圖2 超聲換能器導納圓

為了跟蹤機械共振頻率fs需要合適的方法對其進行優化。通過導納圓可知，在忽略R0的影響后，導納圓的圓心距離G 軸比較近時，可以近似認為fm≈fr≈fs。但導納圓的圓心距離G 軸比較遠時，fm、fr、fs之間得差異較大，一般情況下需要通過阻抗匹配［11］彌補fm、fr、fs這3 個頻率點之間的差異，即通過在換能器兩端添加一個合適的電感進行匹配?；谝陨蠗l件，考慮到實驗所使用的換能器C0值的大小和實際工作過程中頻率檢測的難易程度，在此次實驗中，fr將作為本文所提出頻率跟蹤方法的目標。

同時，為了研究換器處于諧振點和反諧振點時的特點，通過Multisim14.0 軟件對上述換能器的等效RLC 電路進行仿真，施加在換能器兩端的電壓信號峰值為40 V，改變換能器的驅動信號頻率得到換能器電流和電壓的關系如圖3所示。

Fig.3 Change of current and voltage phase of transducer with frequency圖3 換能器的電流和電壓相位隨頻率變化情況

由圖3 可知，當驅動信號頻率為諧振頻率或反諧振頻率時，換能器表現為純阻性，電流和電壓相位差為零，但阻抗差異較大。在相同的電壓下，諧振頻率時的電流信號遠大于反諧振頻率時的電流信號。因此可以通過判斷換能器流過的電流大小區別換能器是否處于諧振狀態，以避免跟蹤到反諧振頻率。

2 基于FPGA的頻率跟蹤算法設計與仿真

結合超聲換能器的阻抗特性分析中提及的頻率跟蹤目標，對基于FPGA 所實現的頻率追蹤方法進行詳細描述，相位檢測和PID 控制算法是本文跟蹤超聲換能器諧振頻率的核心。根據RLC 電路的特性可知，在諧振頻率fr附近，驅動信號的頻率改變時，超聲換能器的電流和電壓信號之間的相位差也隨之發生改變。當驅動信號的頻率等于諧振頻率fr時，超聲換能器電流和電壓信號的相位差為零。當驅動信號的頻率不等于諧振頻率fr時，超聲換能器電流和電壓信號總是存在一個不為零的相位差，通過檢測相位差的大小即可實現對輸出頻率的調節。為此，本文設計了頻率可調的高分辨率信號發生模塊，實時調節驅動信號的頻率，然后對ADC 采集的電流和電壓信號實現濾波并進行實時的相位差計算，最后使用PID 算法對相位差計算結果進行處理，實現對DDS 輸出頻率的控制。實驗整體框圖如圖4所示。

Fig.4 Schematic block diagram of FPGA implementation of frequency tracking圖4 FPGA實現頻率跟蹤原理框圖

實驗所設計的頻率跟蹤方法分為主要分為3 個模塊：①DDS 模塊，用于產生頻率可控的驅動信號；②PHASE_MEASURE 模塊，主要用來對采集的電流和電壓信號進行相位差檢測；③PID 模塊，用于實現快速的頻率跟蹤。其中，PLL 模塊、LED 模塊和FIR 模塊分別是時鐘模塊、用戶指示燈和濾波器模塊，通過他們配合前3 個模塊共同實現頻率跟蹤。

2.1 激勵信號產生

DDS 技術是一種基于相位概念的直接合成頻率的技術［12］，通過控制相位變化的速度以產生不同頻率和波形的信號。該技術具有頻率分辨率高、響應速度快、相位可連續性變化等特點，在數字通信領域被廣泛采用，是信號生成的最佳選擇。因此，實驗中利用FPGA 設計一個高精度的DDS 用于產生超聲刀所需要的正弦驅動信號。DDS 輸出信號的頻率計算公式為：

其中，N為頻率控制字位寬，fclk為DDS 的工作時鐘，K為頻率控制字，fout為輸出特定頻率的信號，通過控制頻率控制字K，使DDS 輸出頻率可調的信號。在本文實驗中，DDS 輸出信號的頻率直接決定了換能器能否以諧振頻率驅動。DDS 的結構如圖5所示，主要包括計數器、波形存儲表（ROM 查找表）、數模轉換器DAC。通過式（9）計算出頻率控制字K后將其傳給到相位累加器完成相位累加計算，再將計算結果輸到ROM 查找表內。ROM 表內儲存了一個周期的正弦信號離散值，ROM 查找表根據相位累加值進行尋址，將對應的信號數據輸出到DAC。

Fig.5 Structure of DDS圖5 DDS的結構

為了研究DDS 輸出信號的性能，對DDS 輸出信號進行仿真。圖6 為DDS 輸出信號仿真結果，設置輸出信號（sin_o）的頻率為55.5KHz。由圖6 可知，實際上信號的輸出頻率為55.494KHz，與所設置輸出信號的頻率存在偏差，研究發現此誤差無法完全消除。這是因為使用FPGA 實現的DDS 存在相位取舍、幅度量化等原因造成輸出信號存在雜散分量的影響［13-14］，只能通過增大ROM 查找表的數據量和頻率控制字位寬N適當減少雜散分量的影響，同時為了使得輸出信號的頻率變化連續，需要DAC 模擬化后進行平滑處理，實現輸出高分辨率的信號。但是由于受到FPGA 片內資源限制，ROM 查找表的數據量和頻率控制字位寬N不可能無限大。因此，為了盡可能節約FPGA 片內資源和滿足實驗需要，實驗所設計的DDS 性能參數如表1所示。

Table 1 DDS performance parameters表1 DDS性能參數

Fig.6 DDS output results圖6 DDS輸出結果

2.2 相位檢測

相位檢測指檢測兩個頻率相同信號之間存在的相位差［15］，傳統的相位檢測方法主要通過硬件模擬電路實現，但是模擬電路抗干擾能力差，電信號在沿線路傳輸過程中容易受到外界和內部電源等各種噪聲干擾，噪聲和信號混合后難以分開，導致相位檢測質量下降。隨著IC 芯片的飛速發展，數字電路得以廣泛應用，其優點在于穩定性好、可靠性高［16］。鑒于此，本文使用FPGA 實現相位檢測，減少了噪聲信號干擾，提升了相位檢測準確率，同時使電路集成化程度提高，降低了電路設計復雜性，便于后期處理和維護。相位差計算公式如式（10）所示。

其中，Δφ為電流和電壓的相位差，φv、φi分別為電壓信號和電流信號的相位，Tv、Ti分別為電壓信號和電流信號的周期，Td為電流信號和電壓信號之間的延時。

相位檢測原理如圖7 所示。在對換能器兩端的電壓和通過的電流信號進行采樣后得到電壓xv(t)和電流xi(t)，將信號xv(t)和xi(t)經采樣后送入FPGA 中使用數字濾波器降低噪聲的影響，然后進行相位計算。具體檢測過程為：通過比較器得到信號Tv和Ti，將Tv和Ti經過異或門得到一路包含xv(t)和xi(t)之間相位信息的信號Td，之后通過式（10）進行計算便可得到關于xv(t)和xi(t)兩路信號的相位差。

Fig.7 Schematic of phase detection圖7 相位檢測原理

需要注意的是，在對換能器電流和電壓信號的周期計算時，因為電流和電壓信號頻率一樣，故只需要計算信號Tv或者Ti即可。并且，FPGA 只能進行定點數計算，為了提高計算精度，需要在計算過程中將相位差計算結果進行擴大處理。為了驗證相位檢測的正確性，使用未進行頻率跟蹤時采集到的電流和電壓信號進行仿真。圖8 為FPGA 實現相位檢測仿真結果，本文對相位差擴大的處理方法是相位變化0.1°，相位計數器（Delta_pha）就增加1，因此假設相位差Δφ 為90°時，則相位計數器（Delta_pha）為900。由圖8 可知，相位計數器（Delta_pha）范圍為820～850，因此相位差Δφ ∈[82o，85o]。

Fig.8 Results of phase detection圖8 相位檢測結果

2.3 數字式PID設計

PID 算法作為一種經典的控制理論已廣泛應用于各領域［17-18］，它通過對誤差信號進行比例、積分、微分3 個環節的計算，然后線性組合構成控制量實現對輸出量的控制。本文使用PID 對相位計算結果Δφ 進行運算，將運算結果轉換成頻率誤差，按照此頻率誤差對頻率控制字K進行調節，以實現對驅動信號頻率的控制。經典的位置式離散PID 控制理論如式（11）所示。

其中，k為采樣序列，k=1，2…；ej為j次誤差累積之和；uk為第k次實際輸出值；ek為第k次實際輸出與目標值誤差，Kp、Ki、Kd分別為比例系數、積分系數、微分系數。在設計PID 過程中需要注意積分飽和作用的影響，如果積分值過大將會導致跟蹤紊亂。因此，設計PID 時還需要設計相應的抗積分飽和方法，本文采用積分分離法進行抗積分飽和處理，如圖9 所示。當計算出誤差值（pre_err）大于1 000 時，拉高積分分離使能信號（I_sep），此時積分誤差（Ierr）為零，不參與調節。

Fig.9 Simulation of PID for integral separation method圖9 PID積分分離法仿真

不同的PID 參數對跟蹤效率會產生較大影響，其中Kp影響系統的響應速度和靜態誤差，Kp過小將導致響應速度過慢，過大會使系統產生較大的震蕩，同時超調量也會增大。合理地選取Ki會消除系統的靜態誤差，提高精度。但是在系統啟動階段總是存在較大誤差，如果Ki過大會導致系統響應速度減慢，過小將會出現較大的超調量。Kd對系統干擾非常敏感，Kd越大，系統的超調量就越大，選取合適的Kd對控制超調量很重要。因此，不能單獨增大或者減小Kp、Ki、Kd這3 個參數，需要根據系統進行適當調節。圖10為對上述設計的離散PID 在FPGA 內的仿真結果。通過多次對PID 參數的調節與仿真，最終確定Kp、Ki、Kd為46、3、5。圖10 中，PID 單次計算的輸出標志，（fbout_flag）在響應64 次時目標值與真實值的誤差（fb_dout）為0，實現輸出值等于目標值。

Fig.10 PID function simulation圖10 PID功能仿真

2.4 頻率跟蹤策略

對超聲換能器的阻抗特性分析可知，通過改變激勵信號的頻率，超聲換能器會發生容性和感性的電特性變化，從而導致電流和電壓出現相位差。因此，在避免反諧振頻率的影響時，調節輸出信號的頻率使超聲換能器的電流和電壓同相位即可實現頻率跟蹤。

本文設置的頻率跟蹤策略如下：①根據上述計算，超聲換能器在空載狀態下其諧振頻率處于55.5KHz 附近，故在開機時設定換能器諧振頻率范圍在55.5KHz±500Hz，諧振頻率范圍的大小決定了跟蹤速度的快慢，諧振頻率范圍越小，跟蹤速度越快；②在設定好諧振頻率范圍后需要判斷當前頻率是否處于該范圍，然后對換能器電流和電壓信號采樣并進行濾波處理；③在FPGA 中進行相位檢測，實現相位差Δφ 計算，并對得到的Δφ 進行相位判斷，其中Δφ 的正負代表電壓電流超前滯后的關系；如果Δφ ＜0，則表示電壓滯后于電流，處于容性狀態；如果Δφ ＞0，則表示電壓超前于電流，處于感性狀態；④當檢測到相位差后，將相位差傳遞到PID 進行運算，將計算結果通過比例計算后傳遞到DDS 頻率控制字K，實現輸出驅動信號頻率的改變。重復以上工作，使得相位差一直持續在給定相位誤差范圍內，達到諧振頻率跟蹤目的。

在設計過程中，存在跟蹤到反諧振頻率的可能性，為了避免這種情況出現，本文給出兩種解決方法：①反諧振頻率總是大于諧振頻率，故在感性狀態減小驅動信號頻率即可避免并聯諧振點的干擾；②實現對跟蹤電流的檢測，如果檢測到換能器的電流小于設定閾值，則放棄次頻率點，重新從設定的頻率范圍內最小值處開始跟蹤，以保持跟蹤效果的正確性。頻率跟蹤策略具體流程如圖11所示。

Fig.11 Frequency tracking strategy圖11 頻率跟蹤策略

3 實驗與結果分析

為了進一步驗證本文基于FPGA 頻率跟蹤方法的可行性，實驗采用Xilinx 的FPGA 芯片XC6SLX16 和DSP 雙核控制實現頻率跟蹤系統設計，實驗設備和超聲頻率跟蹤控制系統原理框圖如圖12所示。

Fig.12 Principle of experimental equipment and ultrasonic frequency tracking control system圖12 實驗設備和超聲頻率跟蹤控制系統原理

驅動信號由FPGA 輸出后通過數模轉換芯片DAC 轉換為模擬信號，經過信號放大處理模塊進行放大，然后經過隔離與功率放大模塊處理后作用于換能器。同時，使用高速高精度模數轉換芯片ADC 對換能器電流和電壓信號實時采集并送入FPGA 內部進行處理。使用阻抗分析儀PV5205 對換能器的參數進行測量，得到換能器相關參數C1為11.5 pF，L1為710.68 mH，R1為75.93 Ω，C0為3.259 nF。通過式（8）計算可知，此換能器的機械共振頻率為55 672 Hz。

表2 列出了設定初始頻率處于換能器諧振頻率附近的3 種情況，圖13 為使用本文所提出的頻率跟蹤方法進行實驗的結果，其記錄了針對表2 所列出的3 種情況進行跟蹤頻率過程中換能器的電流和電壓相位差及頻率變化情況。實驗在換能器空載狀態下進行，設置相位差在±5°以內時認為頻率跟蹤完成。

Table 2 Frequencies in three initial states and states of transducers in corresponding operating states表2 3種初始狀態下的頻率與對應工作狀態下換能器的狀態

Fig.13 Frequency tracking under different initial frequencies圖13 不同初始頻率下的頻率跟蹤

由圖13 可知，在設定跟蹤的頻率范圍內，改變驅動信號的初始頻率，可實現頻率跟蹤。但是驅動信號初始頻率與換能器諧振頻率之間的差值不同，最終跟蹤速度也不同。通過比較曲線1、曲線2 和曲線3 可知，初始頻率設定的越接近換能器的諧振頻率，跟蹤速度越快。同時，在設定的相位差范圍內可以實現靜態誤差保持在±2Hz 以內的頻率跟蹤結果，具有較高的跟蹤精度。圖14 是在進行頻率跟蹤下對換能器電流和電壓信號的測量結果，圖中通道1（C1）為換能器兩端的電壓信號，通道2（C2）為流過換能器的電流信號，在進行頻率跟蹤后，換能器的電流和電壓信號實現了同相位，且在多個周期內也沒有出現相位跟蹤失鎖情況。因此，這種頻率跟蹤策略可以很好地實現頻率跟蹤，滿足換能器工作過程中對其諧振頻率的跟蹤要求。

Fig.14 The relationship between current and voltage of transducer圖14 換能器電流電壓關系

4 結語

本文所提出的頻率跟蹤技術相對于傳統的頻率跟蹤技術在實現方式上有所創新，實現了數字式頻率跟蹤。該頻率跟蹤技術以FPGA 為核心控制，詳細介紹了頻率跟蹤的工作原理和實現方法。在給定最大相位誤差的情況下可以實現±2Hz 以內的頻率跟蹤結果，且跟蹤速度快，在超聲手術刀頻率跟蹤領域具有較廣的應用前景。同時，由于FPGA 具備靈活、高速的特點，本文提出的頻率跟蹤技術在后期可以靈活進行調整、改進，并且跟蹤速度還有很大提升空間。此外，該跟蹤方法還有繼續優化的空間：一方面，在相位檢測模塊可以提高時鐘工作頻率從而提高頻率跟蹤精度；另一方面，可以優化PID 算法的參數，例如通過模糊控制、粒子群算法等［19-20］方法實現對PID 參數的自適應調節，以提高頻率跟蹤效率。