一種DNPC三電平PFC整流器的控制方法

摘" 要：固態變壓器是一種采用高頻隔離電路實現中壓交流到低壓直流的功率變換裝置，具備高效率、高功率密度、模塊化和易擴展等優點，在高耗能的直流工業應用中越來越具備吸引力。SST的模塊可采用三電平單向功率因數校正電路，較傳統全橋拓撲相比具備更高的電壓承受能力，成本較雙向拓撲更低。該文提出一種適用于三電平PFC變換器的控制方法，可消除工頻中點電壓波動，減少中間直流鏈接（dc-link）電容至傳統的1/3，大幅降低體積，可簡化器件選型，降低成本。提出一種基于FPGA控制芯片的實現方法。在10 kW三電平模塊和單相三模塊級聯的SST樣機上對該文提出的方案進行實驗驗證。

關鍵詞：三電平PFC；固態變壓器SST；中點波動；控制方法；FPGA設計

中圖分類號：TN702" " " 文獻標志碼：A" " " " " "文章編號：2095-2945（2023）31-0154-06

Abstract： Solid State Transformer （SST） is a power conversion device for converting the medium voltage alternating current （MVAC） into the low voltage alternating current （LVAC）. SST has advantages of high efficiency and power density， modularity and scalability， and becomes more attractive to high energy consumption industry. Three-level unidirectional power factor correction （PFC） rectifier can be used as the module of the SST system. It can take higher voltage stress than conventional full-bridge topology and has lower cost than bidirectional topology. This article proposed a control method which can almost eliminate the neutral-point （NP） voltage ripple and can save up to 2/3 dc-link capacitor volume， compared with the conventional method. Furthermore， the proposed control method can decrease the cost of switching devices. A simple implementation method based on FPGA controller is proposed. The proposed methods are experimentally verified on a 10 kW silicon carbide based three-level converter cell and a single-phase multi-cell SST prototype.

Keywords： three-level PFC; Solid State Transformer （SST）; neutral-point ripple; control method; FPGA design

隨著分布式新能源發電技術的進步和直流用電設備的日益增多，低壓直流配電的需求日益上升。傳統方案采用工頻變壓器先將中壓交流電轉換成低壓交流電，再用AC/DC變換器將低壓交流電轉換成低壓直流電。固態變壓器（Solid State Transformer， SST）是一種采用高頻隔離電路實現中壓交流到低壓直流的功率變換裝置，相比于傳統的工頻變壓器方案，具有更高的功率密度和效率[1-3]。

SST通常是由多個AC/DC功率模塊串并聯組成，模塊的AC端串聯用于連接中壓電網，模塊的DC端并聯用于構成直流母線。為減少串聯模塊數量，可選用三電平拓撲的模塊結構[4-5]來提升單模塊的輸入電壓承受能力。為了進一步簡化電路結構，降低損耗，前級AC/DC可將雙向拓撲替換為功率因數校正PFC（Power Factor Correction， PFC）整流器，SST單方向運行[6-8]，對于數據中心這類高耗能應用可實現更高的效率。

1" 單向SST拓撲和三電平調制

1.1" 拓撲結構

本文所提出的單向SST系統由多個單向AC/DC功率模塊串并聯組成，如圖1所示，模塊的AC端串聯用于連接中壓電網，例如中國的10 kV中壓電網，模塊的DC端并聯用于構成直流母線。每個模塊均為DNPC三電平PFC整流器[9]和串聯半橋（Series Half Bridge， SHB）LLC隔離DC/DC變換器[10]組成的兩級式結構。兩級變換器均連接dc-link母線的公共中點O。Dc-link總電壓Vdc為1 500 V左右，在星型連接組網時，每相串聯7個模塊即可接入10 kV電網。

本文采用的DNPC三電平PFC拓撲如圖1中的第一個模塊所示，左橋臂是二極管半橋，由2個高耐壓的功率二極管D1和D2組成，右橋臂是三電平DNPC拓撲，由4個開關管S1—S4，2個箝位二極管管Dp和Dn組成。中間dc-link母線由2組獨立的電容Cp和Cn串聯組成。該拓撲的主要優點是器件數目少，成本低，導通損耗小，效率高。

1.2" 開關模態

為方便后續說明，對符號進行定義，dc-link電容的兩端分別為節點P和節點N，DNPC橋臂的輸出節點為a，二極管橋臂的輸出節點為b。電網電壓為vg，電網電流ig流入DNPC橋臂的方向為正，定義前級流入中點的電流為iNP，定義dc-link電容Cp和Cn上的電壓分別為VdcP和VdcN，總電壓為Vdc。

DNPC三電平 PFC電路的工作方式由6種模態組成。

當電流方向為流入DNPC橋臂方向，則從整流二極管橋臂流出，二極管D2導通：①若電流流經S1和S2，則端口電壓為（VdcP+VdcN），此時輸出電平定義為+2；②若電流流經S3和Dn，則端口電壓為VdcN，此時輸出電平定義為+1；③若電流流經S3和S4，則端口電壓為0，此時輸出電平定義為+0。

當電流方向為流出DNPC橋臂方向，則從整流二極管橋臂流入，二極管D1導通：①若電流流經S3和S4，則端口電壓為-（VdcP+VdcN），此時輸出電平定義為-2；②若電流流經S2和Dp，則端口電壓為-VdcP，此時輸出電平定義為-1；③若電流流經S1和S2，則端口電壓為0，此時輸出電平定義為-0。

其中+0電平和-0電平均為0電平，假設2組dc-link電壓相等，DNPC三電平PFC電路可輸出5種電平。6種模態中，+1電平和-1電平模態下網側電流流經電容中點，+2電平、-2電平和0電平工況下沒有中點電流。

2" 調制方法

2.1" 傳統三電平調制

文獻[9]采用傳統三電平調制方法，如圖2（a）所示，當調制波處于0.5 Vdc和Vdc之間時，采用+1電平和+2電平進行調制，當調制波處于0和0.5 Vdc之間時，采用+0電平和+1電平進行調制，當調制波處于-0.5 Vdc和-Vdc之間時，采用-1電平和-2電平進行調制，當調制波處于0和-0.5 Vdc之間時，采用-0電平和-1電平進行調制。

三電平調制方式可以降低開關紋波，減少濾波器體積，然而這種調制方式會造成嚴重的中點波動問題。正半周期內，+1電平時電網電流對中點充電，負半周期內，-1電平時電網電流對中點放電。流經中點的電流與±1電平作用的時間以及電網電流有關。

電容中點電壓波動ΔVdcpp與電網電流幅值Ig成正比，與dc-link電容容值Cdc成反比，三電平調制時±1電平作用的時間與調制比m也有關，推導得到ΔVdcpp的公式如下

圖3（a）是采用三電平調制方法時的仿真波形，橋臂電壓工作于五電平模式。由于中點電流平均值iNP_avg較大，中點電位存在工頻周期的波動ΔVdc，仿真時dc-link電容取值在1.5 mF，波動幅值為31.4 V。由于開關管電壓應力和電容耐壓能力受限，上半電容和下半電容的電壓峰值不能過大，因此需要設計較大的dc-link電容吸收中點的二倍頻波動，使得模塊體積增大，成本升高。

2.2" 過渡型兩電平調制

針對三電平調制方法中點波動大的缺陷，提出一種過渡型兩電平的調制方法，如圖2（b）所示，當調制波處于0和Vdc之間時，采用+0電平和+2電平進行調制，當調制波處于0和-Vdc之間時，采用-0電平和-2電平進行調制。為了防止DNPC橋臂換流時內管過壓，+0電平和+2電平切換時經過極短時間的+1電平進行過渡，-0電平和-2電平切換時經過極短時間的-1電平進行過渡。由于每個開關周期內均由0電平和±2電平進行調制，±1電平作用時間很短，因此流入中點的電流非常小，可大幅降低中點電壓波動，同時流經箝位二極管的電流非常小，可節省二極管容量，降低器件成本。

可推導中點電壓波動的公式如下

式中：ω為電網電壓角頻率；Ig為電網電流幅值；T1為+1電平或-1電平的作用時間；Ts為開關周期；Cdc為dc-link電容容值。

圖3（b）是采用過渡型兩電平調制方法的仿真波形，橋臂電壓工作于三電平模式，±1電平作用時間很短，因電網電流僅在極窄的時間內流入中點，中點電流平均值極小。同樣的，dc-link電容取值在1.5 mF，波動為1.5 V，與傳統三電平調制方法相比中點電位波動降低了95%。相同紋波要求下，采用過渡型兩電平調制可大幅減少dc-link電容的用量，降低成本。實際設計模塊參數時選用dc-link電容為540 μF，與三電平調制相比下降至1/3。

3" 過渡型兩電平調制的實現方法

3.1" 開關時序設計

采用過渡型兩電平調制方法，如圖2（b）所示，每個開關周期內，DNPC橋臂電壓vaO在+1電平和-1電平之間切換，中間通過0電平進行過渡，DNPC橋臂的4個開關管需要合理分配開關時序才能確保換流時的內管電壓應力。

如圖4所示的開關時序適用于過渡型兩電平調制，當vaO從+1電平切換至-1電平時，先關斷S1，然后開通S3，再關斷S2，最后開通S4；當vaO從-1電平切換至+1電平時，先關斷S4，然后開通S2，再關斷S3，最后開通S1。這種開關時序可保證外管先完成換流，電壓應力達到0.5 Vdc，內管后換流，不會過壓；電流正負半周均通用，不依賴電流方向識別；且在一個開關周期內具備對稱性，實現簡單。

3.2" 控制算法和Burst功能設計

前級DNPC PFC電路由模塊DSP和模塊FPGA聯合控制。模塊DSP負責控制算法，通過采樣dc-link電壓和電網電流計算出調制波Ref信號，發送至模塊FPGA。模塊FPGA負責PWM調制生成4個開關管的驅動信號。

前級PFC的控制策略沿用傳統的電壓外環電流內環結構，本文不做詳細介紹，控制框圖如圖5所示。特別的，PFC電路只支持電流單向流通，因此在空載和極輕載時電網電流無法回饋至電網，必然會給dc-link電容充電，使得dc-link電壓不受控地升高。因此本文提出一種基于電流給定值判定的Burst使能邏輯。電壓控制器的輸出經過限幅作為電流給定igdr，若Vdc過高，則經過電壓控制器積分使得igdr下降，當igdrlt;0時PFC電路已經沒有電流控制能力，因此閉鎖驅動等待負載將dc-link電壓消耗，直到Vdclt;vdcref，igdr上升至igdrgt;0，再重新開啟驅動。實際運用時，為防止burst邏輯頻繁切換，加入滯環控制，當igdrlt;-1 A時，閉鎖驅動，Burst信號為1，當igdrgt;0時，開啟驅動，Burst信號為0。

3.3" 基于FPGA的PWM功能設計

FPGA根據DSP提供的Ref信號和Burst信號進行調制，實現邏輯如圖6（a）所示，主要由載波生成模塊、比較模塊、死區生成模塊和Burst控制模塊4部分組成。

1）模塊FPGA根據預設的載波周期和每個模塊的相位，由計數器生成正三角載波CarrP和負三角載波CarrN，如圖7（a）所示。

2）將調制波Ref與2組載波分別同步進行比較，生成Cmp1和Cmp2信號。若Refgt;0則使用與正載波比較的結果Cmp1；若Reflt;0則使用與副載波比較的結果Cmp2，得到base信號，對應的比較過程如圖7（a）所示。

3）S1和S3互補導通，S2和S4互補導通，定義死區時間為Td，S2和S3同時導通的交疊時間定義為Tx，如圖7（b）所示。將死區生成模塊1的死區設置為（Td+Tx），根據base信號生成base1和base4一對互補信號。將死區生成模塊2和3的死區設置為Td，根據base1生成X1和X3 2個開關管的互補驅動信號，根據base4生成X4和X2 2個開關管的互補驅動信號。對應的死區生成波形如圖7（b）所示。

4）Burst控制模塊根據DSP輸出的Burst信號進行時序處理。DNPC橋臂為防止內管過壓，閉鎖驅動需要滿足外管先關，內管后關的順序，開啟驅動需要滿足內管先開，外管后開的順序。如圖6（b）所示，采用一個死區生成模塊4，對burst信號進行內外管的使能延時，即可實現上述開關順序。

上述PWM生成模塊簡單快速，正負半周的切換邏輯均兼容，采用死區生成模塊即可實現4個開關管的順序開關，安全可靠。

4" 實驗結果

4.1" 實驗平臺配置

搭建了一臺10 kW三電平模塊樣機，驗證DNPC三電平 PFC的過渡型兩電平調制方法。PFC的輸入電感為6 mH， dc-link電容容值為540 μF，PFC的開關頻率設定為9 kHz。前級PFC控制dc-link電壓Vdc為1 500 V，后級LLC控制輸出電壓Vo為1 000 V，中點電壓由后級SHB LLC進行控制。

過渡型兩電平調制的死區時間Td設定為1.5 μs，交疊時間Tx設定為0.5 μs。

4.2" 單模塊實驗結果

過渡型兩電平調制的橋臂電壓實驗波形如圖8（a）所示，開關周期Ts為111 μs，設定的1電平過渡時間T1約為2 μs，在一個開關周期內，0電平和2電平之間的切換過程與理論分析一致，切換過程安全可靠。模塊負載設定為10 kW，電網電流正弦度良好，與電網電壓同相，輸出電壓穩定在1 000 V。

過渡型兩電平調制下的dc-link電壓波形如圖8（b）所示，正負dc-link電壓相等，實現了中點平衡，且中點電壓紋波較小，不超過10 V。驗證了過渡型兩電平調制可優化中點電壓波動。

低壓下的極輕載Burst工況實驗波形如圖9所示，若不使能Burst功能，啟動前級后，dc-link電壓會持續上升，超過設定值250 V，一直上升至保護，如圖9（a）所示。使能Burst功能后，開啟驅動dc-link電壓上升，閉鎖驅動dc-link電壓下降，實現了恒壓運行，如圖9（b）所示。

4.3" 級聯系統實驗結果

進一步地，在由3臺10 kW三電平模塊組成的降額1×3系統上驗證單向SST的基本功能，3個模塊輸入串聯，輸出并聯。采用載波移相技術，各個模塊交錯開關，系統等效開關頻率為單模塊開關頻率的3倍，Tse=37 μs，如圖10所示，輸入總橋臂電壓波形為7電平。

5" 結論

本文針對一種基于級聯三電平DNPC PFC拓撲的單向SST架構，提出了一種過渡型兩電平的調制方法，可解決傳統三電平調制帶來的中點電壓波動大的問題，減小dc-link濾波電容的體積；并且可減小箝位二極管的導通電流，減少導通損耗，提高效率，可選擇更小規格的二極管器件，從而降低成本。設計了一種DNPC橋臂4個開關管的動作時序，確保換流時內管不會過壓，并且基于FPGA進行PWM實現。最后給出了在模塊樣機和系統樣機上的實驗波形，驗證了所提出的調制方法和控制方法對的可行性和高效性。

參考文獻：

[1] 榮強.模塊級聯型固態變壓器及其控制策略的研究[D].杭州：浙江大學，2014.

[2] 李子欣，高范強，趙聰，等.電力電子變壓器技術研究綜述[J].中國電機工程學報，2018，38（5）：1274-1289.

[3] 滕尚甫，陳文超，胡耀盟.中高壓直流輸出的固態變壓器研究[J].科技創新與應用，2016（15）：71.

[4] WU C M， LAU W H. A five-level neutral-point-clamped H-bridge PWM inverter with superior harmonics suppression： a theoretical analysis[C]//Circuits and Systems， 1999（5）：198-201.

[5] JIH-SHENG L， MAITRA A.， MANSOOR A.， et al. Multilevel intelligent universal transformer for medium voltage applications[C]//Industry Applications Conference， 2005（3）：1893-1899.

[6] ROTHMUND D.， ORTIZ G.， KOLAR J.W.. SiC-based unidirectional solid-state transformer concepts for directly interfacing 400 V DC to Medium-Voltage AC distribution systems[C]//2014 IEEE 36th International Telecommunications Energy Conference， 2014：1-9.

[7] 劉桂花.無橋PFC拓撲結構及控制策略研究[D].哈爾濱：哈爾濱工業大學，2009.

[8] ZHANG M T， YIMIN J， Institute of electric and electronic engineer. Single-phase three-level boost power factor correction converter[C]//Applied Power Electronics Conference and Exposition， 1995.1995，10（1）：434-439.

[9] KIM， JUN-SEOK， LEE， et al. High-Efficiency Bridgeless Three-Level Power Factor Correction Rectifier[J]. IEEE Transactions on Industrial Electronics，2017，64（2）：1130-1136.

[10] JIAO Y， JOVANOVIC M M. Topology Evaluation and Comparison for Isolated Multilevel DC/DC Converter for Power Cell in Solid State Transformer[C]//2019 IEEE Applied Power Electronics Conference and Exposition （APEC）.IEEE， 2019（5）：198-201.