DSP 芯片動態老煉系統設計與實現

王 濤，錢昀瑩，韋 凱，田 旭

（1.中國電子科技集團公司第五十八研究所，江蘇無錫 214062；2.中國礦業大學(北京)機械與電氣工程學院，北京 100083）

數字信號處理器（Digital Signal Processor，DSP）是一種專門用于數字信號處理的微處理器芯片，能夠高效地執行數字信號處理算法，已廣泛應用于多媒體通信、工業自動化控制、智能化儀器儀表、汽車電子以及航空航天等領域。為了確保航空航天等領域設備在極端惡劣應用環境下運行的穩定性和可靠性，對DSP 等核心關鍵芯片的可靠性要求也越來越高。

在集成電路的可靠性篩選試驗中，老煉試驗是最重要和最有效的試驗之一，決定了集成電路篩選的質量。通過電路的老煉試驗可以剔除具有缺陷的電路，從而提高產品的可靠性[1]。文獻[2]提出了一種多程序動態刷新老煉系統，并開發了FPGA 老煉程序，提高了FPGA的老煉覆蓋率。文獻[3]研究了1553B芯片的老煉試驗方法，設計了自動化老煉試驗設備，試驗軟件可以監控試驗數據。文獻[4]基于存儲器老煉測試進行了控制系統設計，采用C/S 架構完成了菜單管理、器件庫管理和老煉控制三部分功能的實現。

目前國內大部分微處理器研制單位對電路的老煉方式采取靜態老煉或者傳統動態老煉方式[5]，靜態老煉方式測試覆蓋率低且無法監測老煉過程中電路的工作狀態；傳統動態老煉方式需要在老煉試驗前給待老煉電路固化老煉程序，只能依靠人工記錄固定的輸出結果，并且無法在老煉過程中及時將失效電路剔除。

針對靜態老煉和傳統動態老煉方式的局限性，該文提出了一種DSP 芯片動態老煉系統的設計與實現方法，從動態老煉試驗方案、系統設計以及軟件開發等方面進行了論述。該動態老煉系統可以將試驗過程中的數據和結果自動存儲在外部存儲器中，便于后期進行試驗結果分析，為進一步提高老煉測試覆蓋率提供依據。

1 動態老煉試驗方案

1.1 老煉理論

集成電路的整個生產工藝流程包括晶體生長、晶圓制備、光刻、腐蝕、離子注入、金屬電鍍、封裝、打標等數百道工序。由于原材料、工藝和凈化環境等因素的影響，不可避免會產生一些局部微缺陷。根據可靠性工程理論，集成電路在使用壽命周期中總的失效率符合標準的浴盆曲線，分為三個階段，即早期失效、偶然失效和損耗失效期[7]。

如果不進行老煉試驗，有缺陷的電路在使用過程中會出現初期致命失效或早期壽命失效[8]。早期失效的特點是集成電路在使用初期失效率較高，但隨著使用時間的增長，失效率逐步下降。集成電路在失效率達到穩定狀態并保持低失效率之前發生的失效都屬于早期失效，該失效與集成電路的潛在缺陷有關[6]。

應對早期失效的有效手段就是對集成電路進行老煉，通過老煉試驗對電路施加合適的激勵和應力，加速電路內部的物理、化學反應[9]，以剔除具有柵氧化層介質擊穿、熱載流子效應以及金屬電遷移等缺陷的電路，使電路盡早進入失效率較低的偶然失效期，從而提高電路的可靠性[1]。

集成電路失效的反應速率與溫度的關系可以用阿倫尼烏斯（Arrhennius）公式來表示[5]：

式中，dM/dt表示溫度為T時的反應速率，E表示物質在溫度為T時的激活能，k為玻爾茲曼常數(k=8.617×10-5ev/℃)，A為常數。

通過式（1）可以看出，集成電路的反應速率隨著溫度的升高而加快，即集成電路失效加快。

1.2 試驗方案

集成電路老煉的效果與老煉時間和老煉試驗中施加的溫度應力、電應力有關，其中電應力與施加的電壓偏置、時鐘頻率和測試向量等相關[11]。

老煉試驗分為靜態老煉和動態老煉兩種，靜態老煉僅給集成電路施加恒定的溫度應力和直流電壓偏置，內部晶體管不進行翻轉，電路處于靜態工作狀態，老煉過程中無法監測電路的工作狀態[12]。

動態老煉除了對集成電路施加恒定的溫度應力和直流電壓偏置外，還對電路內部邏輯單元施加激勵信號，使電路內部的晶體管得到翻轉，即電路所有功能運行起來。動態老煉能更有效地激發集成電路潛在的缺陷，同時可以輸出測試結果，實時監測電路工作狀態[12]。

DSP 電路依據《GJB 548B-2005 微電子器件試驗方法和程序》方法1015.1 制定了老煉試驗要求：所有電路100%進行老煉，老煉時間為160 h，老煉試驗施加125 ℃溫度應力，端口和內核分別施加3.3 V 和1.9 V 的直流電壓偏置[13]，輸入時鐘頻率為30 MHz，并開發了動態老煉程序，老煉程序覆蓋了DSP 電路所有功能模塊，實現了電路的動態老煉。

2 動態老煉系統設計

2.1 系統架構

DSP 芯片動態老煉試驗系統框圖如圖1 所示。

圖1 老煉試驗系統框圖

動態老煉系統主要由老煉板、驅動板和穩壓直流電源等部分組成，老煉板置于高溫箱內，穩壓直流電源和驅動板置于常溫環境中，兩部分通過金手指連接。

2.2 硬件設計

老煉板與驅動板硬件原理框圖如圖2 所示，穩壓直流電源給電源模塊提供5 V 輸入電壓。電源模塊分別產生1.9 V 和3.3 V 給老煉板上DSP 內核和IO端口供電，分別產生1.2、1.9、2.5 和3.3 V 給驅動板上FPGA 提供相應的直流電壓。

圖2 硬件原理框圖

老煉板設置了八個老煉工位，每個工位由一只待老煉的DSP 及其外圍電路組成，DSP 芯片安放在老煉插座中，時鐘輸入由30 MHz 高溫晶振提供。

驅動板由FPGA、顯示模塊、按鍵陣列和片外存儲器等組成，其中FPGA 選用Spartan-6 系列XC6SLX 100T，FPGA程序固化在配置存儲器XCF32PVOG 48C中，主要用于IO 口擴展以及信號切換等。FPGA 控制DSP 的上電復位，按鍵陣列也可以控制各個工位DSP 復位重啟。DSP 電路動態老煉程序存儲在片外型號為AT25HP256 的EEPROM 中，通過SPI 接口引導加載老煉程序[17]。DSP 電路通過串口SCI 將自測試的數據和結果發送給FPGA，顯示實時工作狀態，同時將測試結果保存在EEPROM 中。

3 動態老煉軟件開發

3.1 工作流程

動態老煉系統工作流程如圖3 所示，老煉系統供電后，FPGA 通 過GPIO 給DSP 的XRS引腳輸入一定時間的低電平，對DSP 進行上電復位。復位完成后，DSP 通過SPI 接口引導加載老煉程序，若加載失敗，則FPGA 再次復位DSP；若加載成功，則DSP 自動循環執行動態老煉程序。當老煉過程中DSP 執行老煉程序自測試出現功能異常時，DSP 通過串口SCI 將詳細的故障信息發送給FPGA，并保存在片外EEPROM 中，而后FPGA 復位DSP，重新執行老煉程序。

圖3 系統工作流程

3.2 軟件設計

動態老煉系統軟件包括FPGA 控制程序和DSP老煉程序開發，其中FPGA 程序控制老煉板上所有DSP 芯片的上電復位。上電復位結束后，FPGA 通過SPI 接口將存儲在片外EEPROM 中的老煉程序發送給DSP，DSP 進行引導加載。在老煉系統運行過程中，FPGA 通過SCI 接口實時接收DSP 傳輸過來的自測試結果和故障信息，并將其保存在EEPROM 中。

實現DSP 芯片動態老煉的關鍵在于動態老煉程序的開發，動態老煉程序測試用例的覆蓋率決定了動態老煉的質量。動態老煉系統通過SPI 接口給待老煉的DSP 芯片引導加載老煉程序，加載完成后DSP 自動循環執行老煉程序，老煉程序覆蓋了DSP芯片所有功能模塊，部分模塊配置如下：

1）PLL 模塊PLLCR 寄存器配置為10，DIVSEL 寄存器配置為2，DSP 芯片工作頻率為150 MHz；

2）16 路ADC 通道連續采樣；

3）XINTF 總線進行32 位讀寫，覆蓋所有地址線和數據線；

4）12 路ePWM 通道輸出周期性方波；

5）eCAN 模塊所有32 個郵箱執行回環自測，測試內容包括0-15 郵箱作為發或收，16-31 郵箱作為收或發，0-31 郵箱全部作為接收，0-31 郵箱全部作為發送，單個收其余全發以及單個發其余全收，進行數據收發測試，收發數據為遞增數據；

6）SCI 模塊（FIFO 模式）回環自測，收發數據為遞增數據；

7）SPI 模塊（FIFO 模式）回環自測，收發數據為遞增數據；

8）I2C 模塊工作頻率配置為10 MHz，在FIFO 模式下執行回環自測，收發數據為遞增數據；

9）McBSP 模塊執行回環自測，收發數據為遞增數據；

10）其余GPIO 管腳通過定時器定時翻轉高低電平；

11）片內SRAM 存儲器進行反復讀寫遍歷、校驗；片內FLASH 存儲器均寫0，進行數據保持。

4 實現效果評估

4.1 試驗結果

為了評估所設計DSP 芯片動態老煉系統的實現效果，制作了如圖4 所示的老煉板和驅動板實物。

圖4 實物圖

隨機查看在線生產的五批DSP 芯片篩選和質量一致性測試結果，篩選項目包括溫循試驗、PIND 試驗、160 h 高溫老煉試驗等，平均PDA 不合格品率為1.02%，平均篩選合格率為95.4%。篩選測試完成后，隨機抽取了116 只電路進行了質量一致性檢驗，檢驗項目包括A 組三溫參數和功能測試、B 組可焊性等試驗、C 組1 000 h 穩態壽命試驗、D 組環境應力試驗，試驗結果均為0 失效，驗證了該文所設計DSP 芯片動態老煉系統的有效性。

4.2 對比分析

將所設計DSP 芯片動態老煉系統與靜態老煉、傳統動態老煉裝置進行了多方面對比，對比結果見表1。

表1 效果評估對比

從表1 可以看出，該文所設計DSP 芯片動態老煉系統實現了動態老煉程序的自動加載，可以實時監測每個工位的動態老煉試驗情況，可以將老煉過程中發現的失效電路及時剔除，試驗結果可以自動存儲，便于后期進行試驗結果分析。相比靜態老煉和傳統動態老煉裝置，測試覆蓋率更高，提高了產品可靠性。

5 結論

針對靜態老煉和傳統動態老煉方式的局限性，該文提出了一種DSP 芯片動態老煉系統的設計與實現方法，并且成功運用到了實際科研生產工作中。

該動態老煉系統實現了老煉程序的自動加載，可以實時監測每個工位的老煉試驗情況，可以將老煉過程中發現的失效電路及時剔除，試驗結果可以自動存儲，便于后期進行試驗結果分析。相比靜態老煉和傳統動態老煉裝置，測試覆蓋率更高，提高了產品可靠性。

所提設計方法具有普適性，可推廣至其他微處理器，對其他微處理器電路的動態老煉系統設計起到了較好的指導作用。