基于邊界掃描的一種電路板測試技術

陳寶華，宋曉東，王新洲(.青島雷達聲納修理廠,山東 青島 66000;.海軍青島艦船器材倉庫，山東 青島 66000)

基于邊界掃描的一種電路板測試技術

陳寶華1，宋曉東2，王新洲1
(1.青島雷達聲納修理廠,山東 青島 266000;2.海軍青島艦船器材倉庫，山東 青島 266000)

邊界掃描技術是復雜電路板測試和維修的有效手段，但是由于被測試電路板結構的限制，使該技術的應用受到一定程度的制約。如果通過設計適配器，將邊緣連接器上的所有數據融合到邊界掃描鏈路中，則能夠提高電路板測試的完備性，有效完成故障檢測和隔離。文章就上述過程進行了描述并提出了實現方法。

邊界掃描；測試性；故障檢測；故障定位

現場可編程門列陣(FPGA)和復雜可編程邏輯器件(CPLD)等大規模可編程器件發展迅速，單片規模已達到千萬門級，器件提供的資源豐富，通過編程就可靈活方便地實現不同的電路功能，這類器件已成為現代數字電路的基本要素，在新的電子裝備中的應用也越來越廣泛。

隨著大規模集成電路門數增加，功能增強，每個集成電路所需要的引腳數目也急劇增加，目前幾百個引腳的集成電路已非常普遍，而小型化技術的發展使電路的封裝形式從傳統的雙列直插式封裝(DIP)形式發展到帶引線的塑料芯片載體(PLCC)、一種集成電路的封裝形式(QFP)、球柵陣列結構(BGA)等高集成度的封裝形式，器件引腳的數量急劇增加，引腳的間距越來越小，甚至在電路的外觀看不到引腳的存在。這樣的器件構成的電路板，除了邊緣連接器，利用傳統的探針采集電路板內部的信號已經變得不可能，也就難以得到支持故障器件定位的足夠的信息，直接導致故障隔離率的直線下降。解決這類電路構成的電路板的測試問題，邊界掃描測試(BST)技術是有效的手段。

1 邊界掃描技術與測試性設計

1.1邊界掃描技術[1]

邊界掃描技術是美國聯合測試工作組(JTAG)為解決超大規模集成電路(VLSI)等新型電子器件的測試問題，提出的一種先進測試和測試性設計技術，隨著標準的發展和完善，邊界掃描測試技術已不局限于集成電路自身的測試，在模塊及系統級的測試中也得到了快速發展和應用，并日趨廣泛和成熟。據相關資料介紹，這項技術作為美國新型航空電子設備內建測試(BIT)采用的主要測試手段，在F-22、RAH-66、波音777等系統中得到成功應用。

1.2測試性與測試性設計

在GJB 2547A—2012 《裝備測試性工作通用要求》中，測試性的定義是：產品能及時、準確地確定其狀態(可工作、不可工作或性能下降程度)，并隔離其內部故障的一種設計特性。測試性是在產品設計之初，通過測試性設計而賦予產品的一種固有屬性，不因外部激勵和測試方法的改變而發生變化。測試性反映的是產品為故障診斷提供方便的特性，其滿足測試的程度取決于測試性設計，通過有效的測試性設計能夠提高產品自診斷和外部診斷能力，從而方便有效地確定產品狀態和進行隔離故障。

邊界掃描技術的測試性設計的主要特點。

1)測試性設計方案標準化程度高，有標準器件支撐，可得到各種相關資源的支持。

2)有效減少了測試引線，可實現數字、數模混合電路和數字網絡測試，可實現在線檢測。

3)利用多模板測試維護總線可實現板級、組合級測試性設計。

4)利用邊界掃描描述語言(BSDL)支持，故障檢測率高，直接診斷到元器件。

5)為測試而附加的元器件少，給被測試單元(UUT)固有可靠性帶來的負面影響小。

6)與當前裝備數字化、智能化、網絡化發展趨勢相適應。

7)與當前大規模、超大規模集成電路的應用相適應。

2 邊界掃描技術與電路板的設計研發[2]

為了順利地實現邊界掃描的可測試性，在產品研發階段，需考慮以下幾個方面。

2.1元器件的選型

元器件的選用，優先考慮符合以下要求的器件。

1)兼容IEEE 1149.1標準。

2)支持強制的SAMPLE/PRELOAD，EXTEST 和BYPASS 指令，支持可選的HIGHZ IDCODE 指令。

3)CPLD 器件兼容IEEE 1532標準。

4)具有獨立的而不是雙功能的邊界掃描端口。

2.2掃描鏈布局

掃描鏈的合理布局，能夠簡化測試過程，提高測試效率，在布局時需考慮以下幾個方面。

1)邊界掃描端口的方便可達。優先考慮將掃描端口引到主邊緣連接器，減少電路板上有限的空間占用。連接器使用率高，不能提供需要的引腳時，要保證測試數據輸入(TDI)、測試數據輸出(TDO)、測試時鐘輸入(TCK)和測試模式選擇(TMS)4個基本端口能夠方便地連接。

2)合理分區。不同廠商的器件，分配到不同的掃描鏈中，保證器件和配置軟件的良好匹配，不同電壓供電的器件，分配到不同的掃描鏈中。

3)控制掃描鏈的長度。在結合自動測試設備(ATE)進行綜合測試時，單個掃描鏈需要的測試向量長度，應在選用的ATE能夠提供的測試向量的長度范圍之內。

4)信號的阻抗匹配。對于TCK高于10 MHz時，需要通過增加RC網絡或串接電阻，調整匹配阻抗和抑制反射。

5)信號的緩沖。通過使用緩沖器(如54244)，提高邊界掃描輸入信號的驅動能力，根據緩沖器和邊界掃描器件間導線的長度，合理設置負載個數。

2.3對非邊界掃描元器件的控制

對非邊界掃描邏輯控制信號的訪問：為了防止測試時的信號競爭導致器件損壞或測試不可靠，非邊界掃描器件的控制信號必須連到邊界掃描單元，以實現對該器件的非使能控制。

時鐘信號的控制，有時需要對同步存儲器讀寫的時鐘信號進行控制，用測試時鐘替代或將時鐘關斷。

對連接器的測試，可將連接器的引腳接至邊界掃描器件的掃描單元，通過在連接器上外接的短接器，實現直通測試。

3 邊界掃描技術在電路板檢測時的應用

邊界掃描技術對于含有支持邊界掃描功能的器件的電路板的測試，是一種快速有效的方法，但是由于受到電路板結構的限制，在實際應用有一定的局限性，通過采取一定的技術手段，打破這種局限性，能夠提高邊界掃描技術測試時的故障覆蓋率和隔離率。

3.1邊界掃描技術在復雜電路板檢測時的局限性[3]

常見的包含邊界掃描器件的復雜電路板核心功能由一只或幾只支持邊界掃描功能的復雜邏輯或功能器件構成，由于軍用設備工作的環境相對惡劣，為提高其可靠性，電路板上核心器件與機箱總線之間往往有一些非邊界掃描器件網絡作為緩沖，直接與電路板的邊緣連接器相連，如圖1所示。

圖1 復雜電路板的一般結構圖

復雜電路板的一般結構中，邊界掃描器件及其關聯器件構成一個相對獨立的網絡，關聯器件的部分引腳可以從邊緣連接器到達，其狀態能夠通過邊緣連接器來獲取或改變；而另一部分引腳連接在邊界掃描鏈路上(見圖2)，并且其狀態與邊界掃描器件核心邏輯相關，但是其狀態能夠通過邊界掃描鏈路來獲取或改變。

要達到電路板測試要求的故障覆蓋率和隔離率，必須能夠注入有效的激勵和獲取相應的響應。通過邊緣連接器和邊界掃描鏈路，均能獲取部分信息，也能夠通過這些信息分析電路板的某些工作狀態，在實際工作時，由于關聯器件與邊界掃描接口和邊緣連接器相連的兩部分引腳的狀態往往存在相互依賴的邏輯或時序關系，但這種關系由于邊界掃描和ATE信號的不同步，難以反映出來，也就難以發現潛在的故障，不能滿足預定的故障覆蓋率和隔離率的要求。

3.2通過構建掃描鏈路實現電路板的全面測試

從上面的分析，可以看到，如果能夠解決邊界掃描和ATE信號的同步問題，將通過邊界掃描鏈路和邊緣連接器得到的電路板狀態信息統籌處理，就能夠實現電路板的全面測試。

實現同步的方法有2種，一種是將邊界掃描鏈路和邊緣連接器均連接到ATE的數字測試端口(見圖3)，用ATE來模擬邊界掃描信號，從原理上來講，方法簡單方便，能夠實現ATE和邊界掃描嚴格的同步，便于數據的交換和使用，在此基礎上，結合使用LASAR(邏輯自動激勵與響應)等電路仿真軟件，能夠精準地定位故障部位[4]，包括邊界掃面器件和外圍的非邊界掃描器件(一般被稱為CLUSTER)，故障覆蓋率和故障隔離率較高，美國泰瑞達公司的victory邊界掃描測試方案是這種方法的代表，這種方法需要特定的ATE和測試軟件，在現有的ATE上實現比較困難。

實現同步的另一種方法是，將邊緣連接器上所有與器件連接的引腳，通過一個或數個支持邊界掃描的器件，構成邊界掃描掃描鏈路，通過這個增加的鏈路，來激勵電路板上與邊緣連接器相連器件，并獲取器件的響應。如果考慮嚴格的時序，則可以將增加的鏈路和電路板上原有的鏈路“串接”起來，實現所有信號的同步發送和接收，如圖4所示。

圖3 測試同步實現方法一

圖2 邊界掃描器件及關聯器件的連接圖

圖4 測試同步實現方法二

通過增加2個邊界掃描器件，將所有邊緣連接器上的信號融合到邊界掃描鏈路中，通過邊界掃描軟件，透過邊界掃描單元，方便地激勵關聯器件并讀取其響應。當然，關聯器件之間還會存在一些相互連接，這些節點通過邊界掃描鏈路無法控制或獲取其狀態，但是，這些連接往往只有簡單的一級或兩級簡單邏輯關系，在原始輸入已知的情況下，使用多用表或示波器等簡單工具，結合電路結構分析，很容易判斷這些節點狀態是否正確。

4 結束語

含有FPGA、CPLD等大規模且支持邊界掃描技術的電路板，應用邊界掃描技術進行測試是一種有效的故障診斷定位手段。在實際的使用過程中，根據電路結構，設計適配器，將邊緣連接器上的信號融合到邊界掃描鏈路中，能夠極大地提高電路測試的完備性，有效完成故障的檢測和隔離。如果通過研制專門的軟件，將邊界掃描的串行數據，變成并行數據，則可以將數據輸入到LASAR仿真軟件中，進行激勵的有效性評價，并且提高故障定位的自動化程度。

[1] 趙紅軍，楊日杰，崔坤林. 邊界掃描測試技術的原理及應用[J].現代電子技術，2005(11)：20-24.

[2] 田仲，石君友.系統測試性設計分析與驗證[M].北京：北京航空航天大學出版社，2003.

[3] 陳巖申，王新洲，張波.基于FPGA的電路板自動測試技術研究[J] . 計算機測量與控制，2010(7)：1500-1502.

[4] 王新洲，張波.FPGA器件構成的復雜電路板的自動測試[C].宜昌:第十二屆全國測試與故障診斷技術研討會論文集，2011.

Boundary scanning is an effective measure for the test and maintenance of the complicated circuit board.But the technique is restricted in some degree because of the limitation of the tested circuit board structure.In this paper,a measure is put forward together with the course described.An adapter is designed and all the data on edge connector are mixed into the link circuit of boundary scanning,which can raise the completeness of circuit board testing and achieve fault testing and segregation effectively.

boundary scanning;testability;fault testing;fault position

U672

10.13352/j.issn.1001-8328.2015.06.005

陳寶華(1976-)，男，山東沂南人，工程師，碩士，主要從事雷達裝備維修保障方面的工作。

2015-06-16