高速數(shù)據(jù)建造、仿真及過程監(jiān)控集成測試系統(tǒng)設計

王曉偉,相 毅,王夢凡

(航空工業(yè)西安航空計算技術研究所,陜西 西安 710065)

0 引言

隨著航空航天領域電子系統(tǒng)信息化和集成度的不斷提高,電子產(chǎn)品的交付量也與日俱增,這對產(chǎn)品的測試系統(tǒng)和測試覆蓋率提出了更高的要求。測試系統(tǒng)是每個星載、機載計算機測試必備的設備之一,其主要用來測試產(chǎn)品的功能和性能,確定出產(chǎn)品的運行狀態(tài),產(chǎn)品在出現(xiàn)故障時具備故障隔離的能力。測試系統(tǒng)的好壞往往決定計算機產(chǎn)品能否在真實應用環(huán)境中更好地工作,其重要性不言而喻。

測試系統(tǒng)是一種用于檢測系統(tǒng)或產(chǎn)品中性能、可用性、功能以及安全性等關鍵特性的系統(tǒng)。由于技術進步,實施測試系統(tǒng)變得非常困難,因為它需要復雜而全面的測試計劃,其中包括各種測試類型,如功能測試、可用性測試、性能測試等。目前,所有的測試系統(tǒng)都是通過硬件電路來模擬外設,測試機制比較簡單,只是針對性地測試計算機產(chǎn)品各個功能的正確性。經(jīng)常存在星載、機載計算機在真實環(huán)境中應用時,產(chǎn)品性能不能滿足用戶的要求以及與載荷聯(lián)調(diào)出現(xiàn)問題時,無法快速進行問題定位,需要消耗大量的人力物力以及時間。這些問題的根源在于目前的測試系統(tǒng)過于簡單,和產(chǎn)品的真實應用環(huán)境相差較大,從而導致星載、機載計算機產(chǎn)品的測試覆蓋性不全面。

本文針對星載、機載高可靠應用場景,提出了一種集數(shù)據(jù)建造、仿真、過程監(jiān)控于一體的測試系統(tǒng)架構。該測試系統(tǒng)能夠模擬計算機產(chǎn)品真實的測試環(huán)境產(chǎn)生測試數(shù)據(jù)以提高產(chǎn)品測試的真實性,并且在系統(tǒng)測試中監(jiān)控計算機產(chǎn)品和外設之間的整個測試過程,能夠快速定位系統(tǒng)級測試中出現(xiàn)的故障。

1 測試系統(tǒng)設計

本文提出的測試系統(tǒng)由地面控制計算機和單元測試儀組成,相互間的數(shù)據(jù)交換采用百兆以太網(wǎng)總線,以減少數(shù)據(jù)傳輸延遲對測試系統(tǒng)的影響。為了使測試系統(tǒng)具有較快的數(shù)據(jù)處理能力和信息交換能力,單元測試儀在設計中采用了TMS320C6713 DSP作為處理器,設計了基于DSP+FPGA的硬件架構。測試系統(tǒng)框架如圖1所示。

圖1 測試系統(tǒng)

該測試系統(tǒng)有2種工作模式,分別為模擬測試工作模式和監(jiān)控測試過程工作模式,2種模式可以切換工作。

2 測試系統(tǒng)原理及機制

測試系統(tǒng)工作原理:模擬測試工作模式是通過地面計算機對計算機產(chǎn)品的真實應用環(huán)境進行仿真,例如MATLAB,把仿真得到的數(shù)據(jù)通過高速以太網(wǎng)總線傳輸給單元測試儀,利用DSP強大的數(shù)據(jù)處理能力,使得測試系統(tǒng)輸出較為逼真的測試數(shù)據(jù),從而對星載、機載計算機產(chǎn)品進行測試;監(jiān)控測試過程工作模式是單元測試儀采集實際外設的數(shù)據(jù),通過高速以太網(wǎng)總線把數(shù)據(jù)傳給另一套電路,最后通過接口電路輸出給星載、機載計算機,在這過程中地面控制計算機接收以太網(wǎng)總線上的數(shù)據(jù)由測試人員觀察,使得測試過程變得透明化、可視化。

本文針對這2種模式分別設計了不同的測試機制,模擬測試工作模式數(shù)據(jù)交換和監(jiān)控測試過程工作模式數(shù)據(jù)交換。

第一種模式主要應用于沒有載荷的情況。由地面控制計算機利用軟件模型對實際的應用環(huán)境進行仿真,產(chǎn)生較為逼真的外設數(shù)據(jù),采用高速以太網(wǎng)總線把數(shù)據(jù)傳給單元測試儀,由DSP進行處理后,通過FPGA控制接口電路輸出給星載計算機;星載機載計算機采到數(shù)據(jù)后,根據(jù)軟件算法輸出相應的控制信號,又通過單元測試儀傳給地面控制計算機,從而形成閉環(huán)測試,測試星載機載計算機功能、性能的正確性。這種模式可以有效地解決測試環(huán)境簡單導致的測試覆蓋性不全面問題,提高測試真實性。第二種模式主要應用于有載荷的情況下,監(jiān)控測試過程,由單元測試儀第一部分采集真實載荷的數(shù)據(jù),經(jīng)過高速以太網(wǎng)傳給第二部分,再輸出給星載計算機,星載計算機輸出的信息也可由單元測試儀傳給負載,形成閉環(huán)測試。同時,地面控制計算機接收以太網(wǎng)總線上的數(shù)據(jù),由測試人員監(jiān)控測試過程。如果發(fā)生故障,可以快速定位問題所在。這種模式可以使得測試過程可視化,提高測試效率。

3 測試系統(tǒng)硬件方案設計

測試系統(tǒng)中的地面控制計算機采用性能較好的成品計算機,單元測試儀部分,由2套架構相同的電路構成。

3.1 DSP最小系統(tǒng)

為了同時滿足實時性和運算能力的要求,測試系統(tǒng)選用高性能DSP,型號規(guī)格為TMSC320C6713,工作主頻可以達到200 MHz。外置SDRAM和FLASH存儲器以及時鐘電路,從而構成DSP最小系統(tǒng)。

TMSC320C6713是由TI公司生產(chǎn)的高精度浮點型DSP芯片,它是32位高速浮點型DSP。TMS320C6713主要特點有:體系結(jié)構采用超長指令字結(jié)構,單指令字長為32位,指今包里有8個指令,總字長達到256位,最大處理能力可達2 400 MIPS;采用二級緩沖處理,4Kbyte直接匹配的程序緩沖L1P,4Kbyte可匹配的數(shù)據(jù)緩沖L1D,256Kbyte L2額外匹配內(nèi)存,32位外部存儲器接口,可無縫連接SRAM、EPROM、Flash、SBSRAM和SDRAM;豐富的外設,包括DMA、EDMA、多通道緩沖串口等。采用TMS320C6713作為單元測試儀的處理器是最佳選擇,能夠滿足測試系統(tǒng)的需求。

TMSC320C6713內(nèi)部未帶內(nèi)部程序存儲區(qū),RAM區(qū)容量較小,需外置存儲器資源來完成采集控制板的程序及數(shù)據(jù)的存儲。因此,采用外置SDRAM,存儲容量為128 Mb,型號規(guī)格為MT48LC4M32B2P-6AIT,FLASH存儲容量為128 Mb,型號規(guī)格為S29GL128P10TF1010[1]。

3.2 FPGA設計

FPGA主要實現(xiàn)接口電路控制功能,其包括離散量輸出和采集、轉(zhuǎn)速輸出和采集、模擬量輸出和采集、串口輸入、輸出功能,離散量輸出使能、模擬量輸出使能、通信接口發(fā)送使能、串口通信協(xié)議等。FPGA功能如圖2所示。

圖2 FPGA功能模塊

3.3 接口電路設計

目前,航空航天電子產(chǎn)品普遍采用的接口主要分為模擬量、離散量、串口等。本設計對外實現(xiàn)各8路模擬量輸入輸出、各48路離散量輸入輸出、30路輸入輸出串行通信。

(1)模擬量輸入設計。

模擬量輸入完成8路模擬量采集功能,以AD公司的AD1674為核心,外圍配置模擬開關,可以實現(xiàn)多路模擬量采集[2]。AD1674是一種單通道12位模數(shù)轉(zhuǎn)換器(ADC)芯片,該芯片采用逐次逼近寄存器(SAR)架構,具有高速、高精度、低功耗等特點[3]。

(2)模擬量輸出設計。

模擬量輸出包含8路模擬量輸出。模擬量輸出芯片選用AD5724,該芯片是通過SPI總線控制的DA轉(zhuǎn)換器,每片AD5724包含4路DA通道。模擬量輸出接口需要進行受控輸出設計,在AD5724后端通過模擬開關HI-201控制模擬量輸出的使能開關控制。為減小模擬量輸出阻抗,輸出接口端設計跟隨器。

(3)離散量輸入設計。

離散量輸入包含48路離散量輸入。采集芯片選用HI8435,該芯片通過SPI總線控制,每片HI8435可實現(xiàn)32路離散量采集。HI8435是一款高度集成的離散量信號采集處理電路,用于開關離散信號的轉(zhuǎn)換,該電路共集成了32 路離散量處理通道,支持 28V開和地/開2種離散量輸入形式,芯片提供上電自檢、錯誤監(jiān)測和數(shù)據(jù)校驗等功能。

(4)離散量輸出設計。

離散量輸出包含48路離散量輸出。采集芯片選用光控繼電器。光耦繼電器可以起到很好的隔離作用,如信號隔離或光電的隔離,并且比普通光耦驅(qū)動能力強,可以很好地滿足離散量輸出需求。

(5)串口通信。

RS422/RS232/RS485串行控制器實現(xiàn)本機異步串行通信功能,由FPGA實現(xiàn)。其包含串并轉(zhuǎn)換輸入、并串轉(zhuǎn)換輸出、收發(fā)緩存、中斷產(chǎn)生邏輯及串口配置邏輯等模塊。

并串轉(zhuǎn)換根據(jù)配置的串口波特率完成發(fā)送緩沖區(qū)中數(shù)據(jù)的串行轉(zhuǎn)換輸出;串并轉(zhuǎn)換將外部接收的串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù),自動存入接收緩存。時鐘分頻與串口配置用于進行波特率配置及中斷產(chǎn)生邏輯的配置,中斷產(chǎn)生條件可進行配置,包括發(fā)送、接收緩存空、滿及半滿標志中斷,半滿標志可通過軟件配置,確定緩存的半滿位置。對于發(fā)送緩沖區(qū),可以配置為非空,即自動發(fā)送及軟件啟動一次發(fā)送這2種狀態(tài)。每路串行通道具有獨立的發(fā)送緩存、獨立的接收緩存,并且緩存區(qū)大小可以配置。

3.4 以太網(wǎng)設計

標準以太網(wǎng)總線具有傳輸距離長和速度高的優(yōu)點,方便系統(tǒng)中設備之間的互聯(lián),在以太網(wǎng)接口電路中,網(wǎng)絡協(xié)議控制芯片選用MICREL公司的KSZ8851-32 MQL,采用3.3V供電系統(tǒng),電接口變壓器選用PULSE公司的100B-1003X。設計速率為100 Mbps,符合IEEE 100BASE-TX規(guī)范。KSZ8851-32 MQL是美國MICREL 公司研制的單端口嵌入式控制芯片,它包括一個高速以太網(wǎng)的MAC控制器、一個8/16/32的普通主機處理器接口以及在RXQ(12KB)和TXQ(6KB)之間進行共享的18KB內(nèi)部緩沖存儲器,可以有效地滿足快速以太網(wǎng)總線傳輸?shù)膽谩Ｔ撔酒梢灾С忠蕴W(wǎng)物理層協(xié)議,包括支持大端(Big-Endian)和小端(Little-Endian)模式、多幀數(shù)據(jù)傳輸和接收、IPv4/IPv6校驗和生成與校驗以及32bit的CRC生成與校驗。此外,該網(wǎng)絡控制器還提供了強大的功率管理功能。

4 結(jié)語

本文設計了一種集數(shù)據(jù)建造、仿真、過程監(jiān)控于一體的測試系統(tǒng)架構,該測試系統(tǒng)目前已工程實現(xiàn),并應用于星載、機載等型號任務的測試,測試效果令人滿意,達到了預期設計目標。該測試系統(tǒng)可以有效地解決地面測試環(huán)境不全面及系統(tǒng)測試中測試過程不透明的問題,提高了星載、機載計算機產(chǎn)品測試的效率,具有很高的實用價值。