三維集成TSV 垂直開關(guān)研究?

劉 樂(lè)，王鳳娟，文炳成，余寧梅，楊 媛

(西安理工大學(xué)自動(dòng)化與信息工程學(xué)院，陜西 西安 710048)

隨著半導(dǎo)體產(chǎn)業(yè)的快速發(fā)展，晶體管的特征尺寸減小到納米量級(jí)，各種工藝成本、物理極限、互連延時(shí)等問(wèn)題凸顯，傳統(tǒng)集成電路的發(fā)展遇到了瓶頸[1－4]。三維集成電路可以有效解決此問(wèn)題，已成為模塊級(jí)集成的重要途徑[5－7]。硅基轉(zhuǎn)接板技術(shù)是三維集成的核心技術(shù)之一，它利用硅通孔(Through-Silicon Via，TSV)技術(shù)實(shí)現(xiàn)垂直互連，與傳統(tǒng)集成電路完美對(duì)接，有效縮短了互連線長(zhǎng)，顯著提升了性能并減小了面積[4－5]。同時(shí)硅基轉(zhuǎn)接板還可制作精細(xì)圖形，集成無(wú)源元件，因此成為了射頻/微波等微系統(tǒng)三維集成的重要平臺(tái)。基于硅基轉(zhuǎn)接板及TSV技術(shù)，研究者們相續(xù)提出了多種性能優(yōu)良的電感和電容等無(wú)源元件[8－15]，但由于缺乏關(guān)鍵的可集成于三維轉(zhuǎn)接板的有源器件，尤其是微型轉(zhuǎn)換開關(guān)，因此難以滿足現(xiàn)代射頻/微波領(lǐng)域多功能模式的要求。針對(duì)此問(wèn)題研究者們提出了有源硅基轉(zhuǎn)接板技術(shù)，采用平面有源開關(guān)來(lái)實(shí)現(xiàn)無(wú)源器件可配置化，從而實(shí)現(xiàn)功能模塊的片上調(diào)諧[16－19]，但在信號(hào)通路中插入小尺寸MOS 開關(guān)會(huì)引入較大信號(hào)散射，嚴(yán)重影響系統(tǒng)的完整性，如果采用與之匹配尺寸的傳統(tǒng)MOS開關(guān)，則占用面積將大大增加。另一方面，將傳統(tǒng)開關(guān)集成到有源硅轉(zhuǎn)接板中，工藝復(fù)雜，成本高，良品率低。因此，載流大、面積小、工藝簡(jiǎn)單的有源開關(guān)成為有源硅基轉(zhuǎn)接板的迫切需求。

針對(duì)此問(wèn)題，德國(guó)的Winkler 等[20]首先提出TSV 垂直開關(guān)。TSV 垂直開關(guān)可以利用垂直空間。相比于傳統(tǒng)MOS 開關(guān)，TSV 垂直開關(guān)具有載流大，面積小、信號(hào)噪聲小等優(yōu)點(diǎn)。通過(guò)在射頻/微波模塊中增加一個(gè)TSV 垂直開關(guān)，可以預(yù)期實(shí)現(xiàn)高質(zhì)量片上調(diào)諧。然而，關(guān)于TSV 垂直開關(guān)的理論研究尚未見(jiàn)報(bào)道。因此，研究TSV 垂直開關(guān)的閾值電壓與漏極電流解析模型，為TSV 垂直開關(guān)的應(yīng)用提供理論依據(jù)具有重要意義。

1 TSV 垂直開關(guān)結(jié)構(gòu)

TSV 垂直開關(guān)作為一種新型開關(guān)結(jié)構(gòu)，其結(jié)構(gòu)與傳統(tǒng)開關(guān)有所差別。圖1 給出了TSV 垂直開關(guān)的三維結(jié)構(gòu)圖，圖2 給出了TSV 垂直開關(guān)的俯視圖。

圖1 TSV 垂直開關(guān)結(jié)構(gòu)示意圖

圖2 TSV 垂直開關(guān)俯視圖

結(jié)合圖1 與圖2 可知TSV 金屬為穿透P 型硅轉(zhuǎn)接板的銅柱，緊鄰TSV 銅柱外側(cè)的氧化層為二氧化硅氧化層，其作用是實(shí)現(xiàn)銅與硅轉(zhuǎn)接板之間的電隔離。二氧化硅氧化層外側(cè)的上下端為N 型雜質(zhì)重?fù)诫s區(qū)域。在電學(xué)功能上，TSV 垂直開關(guān)結(jié)構(gòu)中的TSV 金屬銅作為TSV 垂直開關(guān)開關(guān)的柵極(G)，二氧化硅層外上下兩端的N 型摻雜區(qū)作為TSV 垂直開關(guān)的漏極(D)和源極(S)，P 型硅轉(zhuǎn)接板作為TSV 垂直開關(guān)的襯底(B)。可以看出TSV 垂直開關(guān)中的TSV—氧化層—硅轉(zhuǎn)接板三者天然構(gòu)成了金屬—氧化物—半導(dǎo)體(MOS)結(jié)構(gòu)。當(dāng)柵壓(VGS)大于開關(guān)的閾值電壓(Vth)時(shí)，就會(huì)在TSV 周圍產(chǎn)生從漏極到源極的垂直環(huán)型溝道，開關(guān)處于導(dǎo)通狀態(tài)。

2 TSV 垂直開關(guān)解析模型

由于TSV 垂直開關(guān)為MOS 結(jié)構(gòu)開關(guān)，因此TSV垂直開關(guān)的閾值電壓(Vth)可以定義為當(dāng)硅襯底－氧化層表面電勢(shì)等于2VTln(Na/ni)時(shí)的柵極電壓(VG)，由于硅轉(zhuǎn)接板襯底接地，柵極電壓(VG)為襯底電勢(shì)與氧化層內(nèi)外表面之間電勢(shì)差Uox之和，其中襯底電勢(shì)為平帶電壓VFB與氧化層外圍表面電勢(shì)ψ(Rox)之和，如式(1)所示:

式中:VFB可以根據(jù)能帶理論得到，如式(2)所示。錐形TSV 的氧化層內(nèi)外電勢(shì)差Uox可以通過(guò)氧化層表面的電荷量與體電荷數(shù)相等計(jì)算得到，如式(3)所示[21]，式中α為TSV 側(cè)壁與水平線之間角度值。由于本文中研究的是圓柱型TSV 結(jié)構(gòu)，即當(dāng)α＝90°時(shí)，圓錐形TSV 演變?yōu)閳A柱形TSV，所以圓柱型氧化層內(nèi)外電勢(shì)差Uox的公式如(4)所示。

當(dāng)ψ(Rox)等于2VTln(Na/ni)時(shí)，結(jié)合式(1)、式(2)和式(4)可以得到圓柱型TSV 垂直開關(guān)的閾值電壓表達(dá)式，如式(5)所示:

式中:εox與εsi分別為氧化層與硅襯底的介電常數(shù)，Φm為TSV 金屬功函數(shù)，Φs為硅襯底功函數(shù)。Rox、Rm和Rdep分別為TSV 氧化層、TSV 金屬和耗盡層的外半徑，Na為轉(zhuǎn)接板摻雜濃度，ni為本征載流子濃度，VT為熱電壓。平帶電壓VFB中的單位面積氧化層電容Cox為與結(jié)構(gòu)有關(guān)的參數(shù)，針對(duì)TSV 垂直開關(guān)的柱形金屬柵、環(huán)形溝道、環(huán)形有源區(qū)，單位面積氧化層電容為如式(6)所示[21]:

TSV 垂直開關(guān)和二維的MOS 開關(guān)區(qū)別在于TSV 垂直開關(guān)導(dǎo)電區(qū)域是三維的環(huán)形反型層，二維的MOS 器件的導(dǎo)電區(qū)域是在平面反型層，本質(zhì)沒(méi)有變化，所以TSV 垂直開關(guān)的飽和區(qū)和線性區(qū)電流可以采用二維MOS 器件計(jì)算公式，如式(7)和式(8)所示:

式中:μn為電子遷移率，VGS和VDS分別為柵源電壓和漏源電壓，寬長(zhǎng)比W/L為與結(jié)構(gòu)有關(guān)的參數(shù)，針對(duì)TSV 垂直開關(guān)的柱形金屬柵、環(huán)形溝道、環(huán)性有源區(qū)，寬長(zhǎng)比可以表示為:

式中:tn為源漏區(qū)摻雜深度。上述研究均未考慮MOS 管的二級(jí)效應(yīng)且默認(rèn)轉(zhuǎn)接板襯底接地電壓為零，當(dāng)轉(zhuǎn)接板襯底電壓Vb≠0 時(shí)，會(huì)導(dǎo)致耗盡層厚度和閾值電壓變大等后果，會(huì)影響整個(gè)TSV 垂直開關(guān)的電學(xué)特性。

3 解析模型驗(yàn)證與分析

本文采用有限元仿真軟件Sentaurus 進(jìn)行器件建模，Sentaurus 中的器件模型三維結(jié)構(gòu)如圖3 所示。本文在建模時(shí)，將TSV 結(jié)構(gòu)理想化為圓柱型，經(jīng)計(jì)算，當(dāng)TSV 高度為50 μm 時(shí)，夾角α＝89.86°，閾值電壓為與理想情況誤差為1.6%，且誤差隨TSV高度的減小而減小。實(shí)際制造中TSV 側(cè)邊與水平夾角α≈90°，TSV 實(shí)際結(jié)構(gòu)為圓柱型，因此可以忽略錐型TSV 結(jié)構(gòu)所帶來(lái)的影響。圖4(a)表示了TSV 垂直開關(guān)的轉(zhuǎn)接板襯底摻雜情況，由圖可知本模型中的襯底所摻雜的雜質(zhì)元素為第Ⅴ主族元素磷，雜質(zhì)濃度為5×1015cm－3。圖4(b)表示了TSV垂直開關(guān)的源漏區(qū)域摻雜情況，由圖可知本模型中的源漏區(qū)所摻雜的雜質(zhì)元素為Ⅲ主族元素硼，濃度為2×1020cm－3。并以此為固定條件對(duì)不同尺寸的TSV 垂直開關(guān)進(jìn)行了電學(xué)仿真，其中TSV 垂直開關(guān)的TSV 高度(h)、TSV 直徑(d)、氧化層厚度(t)均可由現(xiàn)有工藝實(shí)現(xiàn)。本文使用MATLAB 軟件進(jìn)行解析模型計(jì)算。將仿真所得結(jié)果與閾值電壓及漏極電流解析模型計(jì)算結(jié)果進(jìn)行了對(duì)比。其中閾值電壓對(duì)比結(jié)果如表1 所示，漏極電流的轉(zhuǎn)移特性曲線及輸出特性曲線分別為圖5 與圖6，圖6 中FEM(Finite Element Method)為有限元仿真曲線，Model 為解析模型計(jì)算曲線。

表1 不同參數(shù)的閾值電壓

圖3 Sentaurus 中的TSV 垂直開關(guān)模型

圖4 Sentaurus 中的模型摻雜情況

圖5 不同參數(shù)的開關(guān)電流轉(zhuǎn)移特性曲線

圖6 不同參數(shù)的開關(guān)電流輸出特性曲線

由表1 與圖3 可知，在漏源電壓(VDS)等于0.1 V的條件下，當(dāng)TSV 直徑(d＝5 μm)及氧化層厚度(t＝0.1 μm)不變時(shí)，增大TSV 高度不影響開關(guān)的閾值電壓；在漏源電壓(VDS)等于0.1 V 的條件下，當(dāng)TSV 高度(h＝20 μm)及氧化層厚度(t＝0.1 μm)不變時(shí)，增大TSV 直徑會(huì)導(dǎo)致閾值電壓的減小，這是因?yàn)樵龃骉SV 直徑會(huì)導(dǎo)致氧化層電容的增大，從而使得閾值電壓減小；在漏源電壓(VDS)等于0.1 V的條件下，當(dāng)在TSV 高度(h＝20 μm)及TSV 直徑(d＝5 μm)不變時(shí)，增大氧化層厚度會(huì)導(dǎo)致閾值電壓的增大，這是由于氧化層厚度控制著柵電容的大小，氧化層越厚柵電容越小，柵極對(duì)于溝道的調(diào)控能力越弱，閾值電壓越大。由表1 可知，閾值電壓的計(jì)算結(jié)果一致性小于仿真結(jié)果，誤差小于10%。是由于采用仿真軟件Sentaurus 進(jìn)行TSV 垂直開關(guān)結(jié)構(gòu)建模以及電學(xué)特性仿真時(shí)，網(wǎng)格的劃分以及取值時(shí)存在一定誤差導(dǎo)致的結(jié)果。

圖6 為不同參數(shù)下的TSV 垂直開關(guān)的漏極電流輸出特性曲線，其中FEM(Finite Element Method)為有限元仿真曲線，Model 為解析模型計(jì)算曲線。由圖6(a)可知，在柵源電壓(VGS)等于3 V 的條件下，當(dāng)氧化絕層厚度為0.05 μm、0.10 μm、0.15 μm時(shí)，TSV 垂直開關(guān)的飽和電流分別為67.9 μA、16.4 μA、4.2 μA，表明TSV 垂直開關(guān)的飽和電流隨氧化絕緣層的增大而減小，原因是增大氧化絕緣層厚度會(huì)導(dǎo)致柵電容減小，進(jìn)而增大閾值電壓，從而使得電流變小。由圖6(b)可知:在柵源電壓(VGS)等于2 V 的條件下，當(dāng)TSV 高度分別為20 μm、30 μm、40 μm 時(shí)，TSV 垂直開關(guān)的飽和電流可達(dá)1.8 μA、1.0 μA、0.7 μA，表明TSV 垂直開關(guān)的飽和電流隨TSV 高度的增大而減小，原因是增大TSV 高度會(huì)使得TSV 垂直開關(guān)的寬長(zhǎng)比減小，從而導(dǎo)致輸出飽和電流減小。由圖6(c)可知:在柵源電壓(VGS)等于2V 的條件下，當(dāng)TSV 直徑為8 μm，6 μm，4 μm 時(shí)，TSV 垂直開關(guān)的飽和電流分別為3.11 μA，2.43 μA，1.26 μA，表明TSV 垂直開關(guān)的飽和電流隨TSV 直徑的增大而增大，原因是增大TSV直徑會(huì)使得TSV 垂直開關(guān)的寬長(zhǎng)比增大，從而導(dǎo)致輸出飽和電流的增大。

4 總結(jié)

針對(duì)三維集成中的TSV 垂直開關(guān)，本文提出了它的閾值電壓及漏極電流解析模型。用有限元仿真方法進(jìn)行了模型驗(yàn)證，結(jié)果表明誤差小于10%。并分析了不同結(jié)構(gòu)尺寸對(duì)TSV 垂直開關(guān)閾值電壓及漏極電流的影響，補(bǔ)全了相關(guān)領(lǐng)域的研究空白，為TSV 垂直開關(guān)的應(yīng)用提供了理論參考基礎(chǔ)。