基于FPGA 的單邊帶短波通信系統

馬 競

（廣州海格通信集團股份有限公司，廣東 廣州 510663）

0 引 言

按照國際電信聯盟無線電通信組標準化組織的頻段劃分，短波指波長在10 ～100 m、頻率為3 ～30 MHz 的無線電波[1]。短波通信具有使用方便、組網靈活、價格低廉以及通信距離遠等優點，因此應用廣泛。現代短波通信正朝著數字化、小型化方向發展。文章設計一種基于現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）的單邊帶短波通信系統，具有電路簡單、體積小、載波參數可靈活設置及指標性能良好等優點。

1 單邊帶通信系統原理

在短波通信系統中，幅度調制是一種應用最廣泛的調制方式。幅度調制主要是由基帶信號控制高頻載波的幅度，使其隨基帶信號做線性變化。如果基帶信號的時域表示為x(t)，t為時間，則載波信號可以表示為

式中：ωc為載波頻率。基帶信號與載波信號相乘得到雙邊帶幅度調制信號SDSB(t)，即

與式（2）對應的雙邊帶幅度調制信號SDSB(ω)的頻域表達式為

式中：X(ω+ωc)為雙邊帶下邊帶部分的頻域表達式；X(ω-ωc)為雙邊帶上邊帶部分的頻域表達式。從式（3）可以看出，雙邊帶的上下邊帶信號中都含有基帶信號的所有信息。因此，只需傳輸一個邊帶，即完成單邊帶調制。

本系統采用相移法實現單邊帶調制。相移法是利用相移網絡對載波信號和調制信號進行適當的相移，以便在合成過程中抵消其中的一個邊帶，從而獲得單邊帶信號。相移法無須使用濾波器，具有陡峭的截止特性，無論載頻有多高，均可一次實現單邊帶調制[2]。當給定信號的所有分量相位角發生±90°的變化時，得到的時間函數被稱為該信號的希爾伯特轉換（Hilbert transform），也被稱為正交濾波器[3]。

采用相移法單邊帶調制時，需要將基帶信號x(t)的一半與載波信號cos(ωct)相乘，得到Ⅰ路信號，即

x(t)的另一半通過希爾伯特濾波器，即的寬帶相移網絡后得到，并與同樣相移的載波信號sin(ωct)相乘，得到Q 路信號，即

最后Ⅰ路和Q 路信號相加或相減得到單邊帶信號SSSB(t)。相移法產生單邊帶信號的具體過程如圖1所示。

圖1 相移法產生單邊帶信號

2 系統組成

FPGA 具有高性能和實時性、高集成性、高可靠性、低成本、高靈活性以及低功耗等優點[4]。因此，本系統結合了FPGA 芯片與外圍模擬接口電路，以實現對全部信號的數字調制解調功能。同時，采用零中頻技術，直接將基帶信號調制為射頻信號，從而減少了中頻相關電路、系統體積和中頻的干擾。系統發端包括基帶模數轉換器（Analog to Digital Converter，ADC）電路、FPGA 芯片、射頻數模轉換器（Digital to Analog Converter，DAC）電路以及功率放大電路，而收端主要包括濾波電路、射頻ADC 電路、FPGA芯片以及基帶DAC 電路?；贔PGA 的單邊帶通信系統的組成如圖2 所示。

圖2 基于FPGA 的單邊帶通信系統

在系統發端，ADC 對模擬基帶信號進行采樣，并將其轉換為數字信號。數字基帶信號進入FPGA 芯片，由FPGA 實現單邊帶調制，同時將基帶信號搬移到短波載波頻率，實現信號的上變頻。經過調制后的信號經過射頻DAC 電路轉化為模擬信號，經過功率放大后由天線發射出去。

在系統收端，天線接收的射頻信號經過濾波后，通過射頻ADC 電路進行采樣并轉換為數字信號。然后由FPGA 芯片對該信號進行下變頻、解調等處理，并經基帶DAC 還原為模擬基帶信號。

3 FPGA 詳細設計

基于FPGA 的單邊帶短波通信系統的發端，模擬基帶信號被采樣為數字基帶信號。為確保完整保留模擬信號中的全部信息，數字信號的采樣頻率應為系統中最高信號頻率的2 倍以上。該系統主要用于傳輸語音信號，信息頻率主要集中在0.3 ～3.3 kHz，因此選擇19.2 kHz 的采樣率對基帶信號進行采樣。

由于短波通信最大頻率為30 MHz，根據奈奎斯特定理，射頻信號的采樣率至少為60 MHz。本系統射頻采樣率為78.643 2 MHz，因此需要將信號采樣率從基帶的19.2 kHz 插值到78.643 2 MHz，即插值4 096 倍。為去除因插值而產生的頻譜擴展信息，需要在插值后級聯適當的濾波器。數字信號進入FPGA芯片后分為Ⅰ路和Q 路進行插值、濾波、與載波相乘等操作，以合成一路單邊帶信號。首先，需要將Ⅰ路信號插值16 倍至307.2 MHz。其次，經過一個通帶為0.300 ～3.3 kHz、帶外抑制為-120 dB 的帶通濾波器，以濾除帶外無用的信號和噪聲，提高有用信號的純凈度。再次，插值32 倍至9.830 4 MHz。為了濾除插值過程引入的帶外信息，選擇使用半帶濾波器組。半帶濾波器有大約一半的系數為0，可以有效地節省FPGA 的乘法器資源。最后，插值8 倍并采用3 級級聯積分梳狀濾波器（Cascade Integrator-Comb，CIC）進行濾波。

基帶信號同樣插值16 倍，并經過希爾伯特濾波器轉換為Q 路信號。通常將希爾伯特濾波器設計成與Ⅰ路參數相同的帶通濾波器，使其具有相移的功能，并濾除帶外無用的信號和噪聲。希爾伯特濾波器與Ⅰ路的帶通濾波器階數相同，以確保兩路信號時延一致。之后經過和Ⅰ路完全相同的插值和濾波處理，使采樣率提升至78.643 2 MHz。

本系統采用直接數字頻率合成（Direct Digital Frequency Synthesis，DDS）技術，插值后的信號直接與載波信號相乘即可完成信號的上變頻。數字控制振蕩器（Numerically Controlled Oscillator，NCO）用于產生可控的正弦波或余弦波。DDS 與NCO 兩者都是軟件無線電的重要組成部分，是數字變頻和正交解調的核心單元，也是決定數字調制與解調是否成功的主要因素[5]。使用FPGA 開發軟件中的IP CORE以生成NCO，并產生本系統需要的載波信號cos(ωct)和相移的載波信號sin(ωct)。通過配置NCO 的參數，可以輸出2 ～30 MHz 短波頻段內任意頻率的載波信號。Ⅰ路和Q 路信號與NCO 產生的載波信號cos(ωct)和sin(ωct)直接相乘，并使用加法器得到單邊帶信號。單邊帶信號在發端FPGA 的信號處理流程如圖3 所示。

圖3 發端FPGA 信號處理

收端的FPGA 信號處理是發端信號處理的逆過程。

在收端，天線接收的射頻模擬信號經過射頻ADC 電路采樣進入FPGA 芯片，與FPGA 內部NCO產生的載波信號相乘，并進行抽值和濾波處理。為降低濾波器實現復雜度和FPGA 資源的使用頻率，抽值濾波器采用半帶濾波器和CIC 濾波器來實現。接收端的半帶濾波器和CIC濾波器信號也采用同樣的設計，以簡化系統設計。抽值到基帶后，通過希爾伯特濾波器進行相移以實現帶通濾波，并進行相加或相減操作將信號還原為解調的基帶信號。

本系統的收端還設計有自動增益控制（Automatic Gain Control，AGC）模塊，以檢測接收信號的大小、調整接收增益，從而得到幅度穩定的基帶信號。單邊帶信號在收端FPGA 的信號處理流程如圖4 所示。

圖4 收端FPGA 信號處理

4 系統運行結果

本系統可根據需求配置FPGA 中的NCO 參數，使NCO 可以輸出頻率為2 ～30 MHz 的載波。這些載波的頻率間隔可設置為1 Hz，從而實現在短波頻段內的單邊帶調制通信。設置FPGA 中NCO 的參數，使載波頻率為2 MHz、15 MHz、30 MHz。測試系統輸出的3 種載波頻率單邊帶調制信號的載波抑制和邊帶抑制指標如表1 所示。

表1 系統部分技術指標

由表1 可知，該系統的載波抑制和邊帶抑制指標均低于-80 dB，調制效果良好。

5 結 論

FPGA 芯片正在不斷進化，朝著容量更大、體積更小、速度更快的方向發展。與此同時，利用FPGA芯片實現通信系統的數字信號處理技術日趨成熟。因此，文章設計的基于FPGA 的單邊帶短波通信系統具有諸多優勢。FPGA 具有可重新配置的硬件，能容納大量的門電路和邏輯元件，可以通過配置參數，實現短波全頻段通信；具有較低的功耗和較高的集成度，可以有效降低系統的能耗，以提高系統的性能和穩定性；具備高度可靠性和可編程性，使得系統的維護和升級變得更加方便。該系統在靈活性、能效性、穩定性以及可維護性方面具有顯著優勢，可應用于多種短波通信場景。