基于Python定點(diǎn)平方根的FPGA實(shí)現(xiàn)

摘 要： 針對(duì)當(dāng)前系統(tǒng)設(shè)計(jì)中軟硬件設(shè)計(jì)者分別采用不同的設(shè)計(jì)語言存在的問題，采用基于Python的軟硬件協(xié)同設(shè)計(jì)方法，以信號(hào)處理和圖像處理中常用的平方根算法為例，在FPGA上實(shí)現(xiàn)了定點(diǎn)平方根算法。實(shí)驗(yàn)結(jié)果表明Python可以有效地將軟件算法快速地轉(zhuǎn)換為硬件設(shè)計(jì)，并能大幅度提高系統(tǒng)設(shè)計(jì)，仿真和校驗(yàn)的效率，使得這種方法設(shè)計(jì)的產(chǎn)品能更快地進(jìn)入市場(chǎng)。

關(guān)鍵詞： Python； FPGA； 平方根； 軟硬件協(xié)同設(shè)計(jì)

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2013）22?0131?03

0 引 言

FPGA作為可編程的邏輯器件，它具有功耗低、便于修改、調(diào)試等特點(diǎn)，并能在上面實(shí)時(shí)完成大量的算法，平方根運(yùn)算作為信號(hào)和圖像處理中的常見算法，目前在FPGA上有許多實(shí)現(xiàn)，但是這些實(shí)現(xiàn)方法通常采用目前硬件設(shè)計(jì)中普遍采用的Verilog和VHDL語言進(jìn)行硬件設(shè)計(jì)，這種設(shè)計(jì)方法存在著仿真和校驗(yàn)效率低，對(duì)于復(fù)雜的算法和軟件設(shè)計(jì)者之間的溝通較為困難等問題。Python[1]是一種簡(jiǎn)單易學(xué)并且功能強(qiáng)大的編程語言，并具有強(qiáng)大的軟硬件描述能力，MyHDL[2]采用Python擴(kuò)展包的形式使其能支持硬件設(shè)計(jì)和仿真并在仿真結(jié)果符合要求后可將軟件算法自動(dòng)轉(zhuǎn)換為相應(yīng)的Verilog或VHDL硬件描述。

本文試圖采用這種新的基于Python的軟硬件設(shè)計(jì)方法在FPGA上實(shí)現(xiàn)定點(diǎn)平方根。

1 方 法

1.1 定點(diǎn)數(shù)表示

通常在FPGA上的運(yùn)算可以采用定點(diǎn)和浮點(diǎn)兩種方式來實(shí)現(xiàn)，定點(diǎn)運(yùn)算和浮點(diǎn)運(yùn)算相比盡管數(shù)表示的范圍較小，設(shè)計(jì)較為復(fù)雜，但是速度較快，占用FPGA資源較小，本設(shè)計(jì)采用定點(diǎn)來完成。平方根的輸入為非負(fù)數(shù)，包括符號(hào)位為定點(diǎn)32位輸入，其中高16位為整數(shù)部分，低15位為小數(shù)部分，可以直接計(jì)算的平方根范圍為（65 536，0]，結(jié)果采用32位輸出，最高位為符號(hào)位，接著的高8位為整數(shù)部分，低23位為小數(shù)部分。

1.2 平方根實(shí)現(xiàn)

對(duì)于輸入x位于（65 536，0]之間，由于數(shù)的范圍較大，通常進(jìn)行歸一化處理，采用的方法通過左移運(yùn)算去掉二進(jìn)制定點(diǎn)數(shù)的所有前導(dǎo)零，將輸入的數(shù)轉(zhuǎn)換為定點(diǎn)小數(shù)[0.5，1）之間，在完成平方根運(yùn)算之后，然后根據(jù)前導(dǎo)零個(gè)數(shù)的奇、偶性不同分別進(jìn)行去歸一化處理，原理如式（2）所示，將輸入數(shù)y分為sx，s=2n，n即為y的二進(jìn)制前導(dǎo)零的個(gè)數(shù)。

1.3 Python軟硬件協(xié)同設(shè)計(jì)

基于Python的軟硬件協(xié)同設(shè)計(jì)的過程如圖2所示[9]，由于本設(shè)計(jì)最終要在硬件上實(shí)現(xiàn)，在設(shè)計(jì)時(shí)Python的硬件設(shè)計(jì)部分采用MyHDL可綜合子集，最后使用 MyHDL的toVerilog（）函數(shù)將MyHDL設(shè)計(jì)自動(dòng)轉(zhuǎn)換為相應(yīng)的Verilog代碼，由于MyHDL支持與Verilog混合仿真，設(shè)計(jì)時(shí)的測(cè)試平臺(tái)可以重用，仿真速度和設(shè)計(jì)效率大大提高。在完成基于Python軟硬件設(shè)計(jì)并仿真正確之后，就可以回到進(jìn)行傳統(tǒng)的FPGA設(shè)計(jì)流程，進(jìn)行后續(xù)的下載，綜合和測(cè)試工作。

2 結(jié) 果

2.1 實(shí)驗(yàn)環(huán)境

采用MyHDL 0.8[10]，采用GTKWAVE查看仿真波形，F(xiàn)PGA器件采用Altera公司CycloneⅡ 2C35F672C6，編譯綜合采用Quartus 12.1sp1 webpack。

2.2 仿真波形

在設(shè)計(jì)過程中生成的VCD仿真波形可以隨時(shí)采用GTKWAVE查看，可以便于校驗(yàn)設(shè)計(jì)是否正確，最終完成的仿真波形如圖3所示。

2.3 測(cè)試數(shù)據(jù)，精度及誤差

由于整個(gè)過程采用Python設(shè)計(jì)，Python存在大量的軟件包可以使用，平方根完成的測(cè)試數(shù)據(jù)結(jié)果如表1所示，采用基于Python的繪圖包matplotlib繪制的當(dāng)x在[0.5，1.0]之間時(shí)的平方根誤差如圖4所示。

2.4 綜合結(jié)果

在上面仿真校驗(yàn)符合設(shè)計(jì)要求后，將Python自動(dòng)轉(zhuǎn)換為Verilog描述，采用Quartus編譯綜合，并使用Modelsim仿真的波形如圖5所示，與圖3的Python環(huán)境下仿真波形相似，由此可見采用Python的軟硬件協(xié)同設(shè)計(jì)方法能有效地進(jìn)行FPGA設(shè)計(jì)。綜合后FPGA資源使用情況：LE共1 506個(gè)，寄存器64個(gè)，嵌入式9位硬件乘法器10個(gè)。

3 結(jié) 論

本文采用基于Python的擴(kuò)展包MyHDL的軟硬件協(xié)同設(shè)計(jì)方法，在FPGA上完成了定點(diǎn)平方根算法，設(shè)計(jì)仿真過程僅使用Python語言，所以仿真校驗(yàn)和傳統(tǒng)的設(shè)計(jì)方法相比效率更高，仿真速度也更快，另外此方法還可以方便，有效地將一個(gè)軟件算法快速地轉(zhuǎn)換為其相應(yīng)的硬件實(shí)現(xiàn)，從而完成軟硬件系統(tǒng)協(xié)同設(shè)計(jì)。

現(xiàn)代系統(tǒng)的算法越來越復(fù)雜，傳統(tǒng)的軟硬件設(shè)計(jì)方法越來越不適應(yīng)市場(chǎng)對(duì)設(shè)計(jì)的要求，采用Python進(jìn)行系統(tǒng)設(shè)計(jì)，仿真和校驗(yàn)的速度會(huì)大大地提高，也能夠自動(dòng)將算法轉(zhuǎn)換為對(duì)應(yīng)的硬件實(shí)現(xiàn)，所以采用Python來進(jìn)行軟硬件協(xié)同設(shè)計(jì)的產(chǎn)品能更快地進(jìn)入市場(chǎng)，并且隨著設(shè)計(jì)復(fù)雜性的進(jìn)一步增強(qiáng)和這種設(shè)計(jì)方法本身的發(fā)展和完善，基于Python的軟硬件協(xié)同設(shè)計(jì)方法將會(huì)有更加廣闊的應(yīng)用前景。

參考文獻(xiàn)

[1] Python Software Foundation. Python documentation （Python 2.7） [EB/OL]. [2013?6?10]. http：// www.python.org.

[2]DECALUWE J. MyHDL： a Python?based hardware description language [J]. Linux Journal， 2004， 127（10）： 5?10.

[3] ANDRAKA R. A survey of CORDIC algorithms for FPGAs [C]// Proceedings of the 1998 ACM/SIGDA Sixth International Symposium on Field Programmable Gate Arrays. Monterey， CA： ACM， 1998： 191?200.

[4] SUTIKNO T， JIDIN A Z， IDRIS N R N， et al. A simple strategy to solve complicated square root problem in DTC for FPGA implementation [C]// IEEE Symposium on Industrial Electronics and Applications. Penang， Malaysia： IEEE， 2010： 691?695.

[5] VIJEYAKUMAR K N， SUMATHY V， VASAKIPRIYA P， et al. FPGA implementation of low power high speed square root circuits [C]// IEEE International Conference on Computational Intelligence Computing Research. Coimbatore， India： IEEE， 2012： 1?5.

[6] DINECHIN F D， JOLDES M， PASCA B， et al. Multiplicative square root algorithms for FPGAs [C]// International Conference on Field Programmable Logic and Applications. Milano， Italy： IEEE， 2010： 574?577.

[7] MEYER?BAESE U. 數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn)[M].3版.劉凌，譯.北京：清華大學(xué)出版社，2011.

[8] WEISSTEIN E W. Horner's method [EB/OL]. [2013?7?10]. http：//mathworld.wolfram.com/HornersMethod.

[9] DECALUWE Jan. MyHDL manual [M/OL]. [2013?05?20]. http：// www.myhdl.org/lib/exe/fetch.php/doc.

[10] 劉毅飛.基于Python的軟硬件協(xié)同設(shè)計(jì)方法[J].現(xiàn)代電子技術(shù)，2013，36（8）：76?78.