寬帶中頻下變頻系統的研究與設計

王志林 張軍

第一作者簡介：王志林（1981-），男，工程師。研究方向為通信總體設計。

*通信作者：張軍（1980-），男，碩士，高級工程師。研究方向為試驗通信總體設計。

DOI：10.19981/j.CN23-1581/G3.2024.15.004

摘? 要：在用于衛星通信系統的接收機的設計中，需要減少地面通信中心站上中頻段變頻的數量，擴大接收機系統的動態范圍，以充分利用衛星轉發器資源。采用ATMega128作為可編程控制器，ADF4360-8產生本振信號源，AD8343芯片作為混頻器，AD8367芯片作為VGA控制器芯片，構成邏輯架構。設計并實現一種低失真寬帶中頻下變頻器，具有時分多用、操作靈活方便等特點。

關鍵詞：變頻本振頻率；ADF4360-8；頻率合成；AD8367；動態范圍

中圖分類號：TN92? ? ? ? 文獻標志碼：A? ? ? ? ? 文章編號：2095-2945（2024）15-0017-04

Abstract： In the design of satellite communication system receivers， it is necessary to reduce the number of intermediate frequency （IF） converters at the ground communication center station and expand the dynamic range of the receiver system to fully utilize the satellite transponder resources. By employing the ATMega128 as a programmable controller， ADF4360-8 for generating the local oscillator （LO） signal source， AD8343 as the mixer， and AD8367 as the variable gain amplifier （VGA） controller chip， a logical architecture is constructed. A low-distortion wideband IF down-converter is designed and implemented， featuring time-division multiplexing （TDM）， flexible operation， and convenience.

Keywords： frequency conversion LO frequency; ADF4360-8; frequency synthesis; AD8367; dynamic range

衛星通信系統中每個衛星轉發器的帶寬為36 MHz，帶寬分為6個頻段，每個頻段的帶寬為6 MHz。通過規劃可以重用每個頻段中的載波數量，從而形成多載波調制信號，可以滿足多用戶的需求。在多用戶衛星通信系統中，為了降低接收機的采樣頻率，提高接收機的采樣穩定性和可靠性，由衛星通信中心站的中頻（IF）下轉換變頻器對射頻（RF）變頻輸出的70 MHz中頻信號的頻率進行處理，然后將信號發送到接收器，由ADC進行采樣。本機振蕩器（LO）的信號頻率通常為固定配置，70 MHz信號直接下變頻到所需頻率。然而在多用戶系統中，接收前中頻信號的頻率在一定的帶寬內，濾波電路不易設計，接收機的頻率偏移難以設置。

由于CDMA系統的特點及多普勒效應等因素，C波段（本文以C波段衛星通信系統為例）下變頻器輸出的信號存在一定的帶寬。為了充分利用衛星轉發器頻率資源，盡量減少衛星通信中心站的硬件數量，對RF下變頻后的IF下變頻有了新的要求：IF下變頻系統具有帶內平坦度，帶寬在1 dB以內為36 MHz，可滿足衛星轉發器資源的需求，減少衛星通信中心站的硬件數量；本機振蕩器頻率隨輸入IF信號頻率的變化而變化，以保持輸出頻率穩定在15 MHz（15 MHz的頻率設置為接收機ADC前的頻率），可以在輸出端直接設計固定15 MHz頻率的信號放大和濾波電路。來自C波段下變頻器的輸出信號的中心頻率為70 MHz，信號帶寬為36 MHz，來自RF下變頻器的輸出頻率范圍為52～88 MHz，因此，本機振蕩器信號頻率范圍為67～103 MHz。此外，輸出信號強度由VGA電路控制，以擴展接收機的動態范圍，從而正常滿足接收機中的捕獲和跟蹤。本文設計并實現了一種適用于多用戶IF下變頻系統，該系統具有穩定、小型化、方便等特點。

1? 系統架構

通過衛星傳輸的信號，由C波段下變頻器進行轉換。IF信號檢測后，將實際頻率的指令發送給MCU，然后更新振蕩器頻率進行調整，以保持混頻器輸出頻率保持在15 MHz。

IF下變頻系統的結構主要包括射頻濾波器、低噪聲放大器、本機信號頻率源、混頻器、寬帶變壓器、自動增益控制（AGC）環路和低通濾波器等。

接收系統的噪聲系數是一個重要指標，在IF下變頻系統的這種模式下，混頻器的噪聲系數對整個系統的影響相對較大。混頻器芯片采用AD8343，為了避免帶內信號阻塞，LNA的最大增益不超過28 dBm。

插入的器件損耗越小，系統性能越好，前端采用低噪聲放大器。高性能硅雙極單片微波集成電路（MMIC）放大器MSA增益為18 dB，HPF7001的中心頻率為70 MHz，帶寬為40 MHz，是一種低損耗、高性能的表面聲波（SAW）濾波器。它用于抑制高次諧波[1]，可以抵抗干擾圖像信息、發射泄漏和各種寄生雜波，同時在濾波中可以實現高精度的幅頻和相頻特性[2]。

AD8343是一款高性能寬帶有源混頻器，在所有端口上都有很寬的帶寬，互調失真非常低，寬帶工作頻率可達2.5 GHz，非常適合接收信道應用[3]。AD8343提供7 dB的典型轉換增益。集成LO驅動器支持50 Ω差分輸入阻抗和低LO驅動電平，這有助于最大限度地減少外部組件數量。

IF下變頻系統的頻率范圍為67～103 MHz，帶寬為36 MHz，相當于衛星轉發器的帶寬，為了不超過該頻段的VCO范圍，ADF4360-8的LO輸出分為67～85 MHz和85～103 MHz 兩個頻段，這2個頻段需要不同的外圍電感值，ADF4360-8和外圍電感之間使用了一個電子開關CD4053，該開關由MCU通過數字通道控制，從外部電感值中選擇所需的不同頻率。

2? 可編程LO信號的產生方案

鎖相環（PLL）用于可編程LO信號的產生方案。PLL是一種反饋相位控制系統，通常由相位檢測器（PD）、環路濾波器（LF）和壓控振蕩器（VCO）三部分組成，PLL的框圖如圖1所示。

鎖相環的性能取決于外部噪聲和內部噪聲的影響，通常通過環路濾波器將噪聲過濾掉，PLL的頻率/相位響應曲線如圖2所示，其中頻率偏移為0，采樣率為2 400 Hz，模式中使用單個載波，相位偏移在1～2π之間隨機分布。

圖2? PLL的頻率/相位響應曲線

相位噪聲直接影響通信系統的誤碼率（BER），為了提高相位噪聲性能，本文增加了相位檢測頻率，但這種情況下PLL頻率的步進精度會降低。PLL的相位噪聲可由式（1）估計。

Ntotal=Nsyn+10log fPFD+20logR ，（1）

式中：Ntotal是PLL的系統噪聲的總和，Nsyn是頻率合成器中的芯片噪聲（對于ADF4360-8，Nsyn=-216 dBc/HzN），fPFD是檢測到的相位頻率，R是分頻系數。

ADF4360-8是一種高性能的PLL芯片，其集成了整數N合成器和壓控振蕩器（VCO），ADF4360-8中心頻率由外部電感器設置，方便用戶設計。其頻率范圍為65～400 MHz。VCO頻率方程為

fVCO=B×fREFN/R ， （2）

式中：fVCO為VCO的輸出頻率，B是二進制13位計數器（3到8 191）的預設分頻比，這使得可以生成僅由參考頻率除以R隔開的輸出頻率，fREFN是外部參考頻率振蕩器。

ADF4360-8通過外部參考振蕩器和控制信號完成配置，控制信號通過三線SPI接口模式設置3個內部寄存器：R寄存器，主要設置R計數器值、外部參考頻率劃分后的參考頻率發送至鑒相器，以獲得相位頻率fPFD；C寄存器，主要設置信號輸出功率電平以及MUXOUT端口的輸出方式，以便于調試；N寄存器，主要設置B計數器值，決定輸出信號頻率。

ATMega128 MCU完全設置ADF4360-8配置，配置順序：參考時鐘→R寄存器→C寄存器→N寄存器，寄存器配置由數據信號數據線完成，當信號LE啟用且時鐘信號CLK受到有效控制時，數據信號數據線順序寫入，LE位處于邏輯“1”下表示負載，CLK每個上升沿上的數據從MSB（最高有效位）順序寫入24位移位寄存器，并將數據鎖存到目標寄存器。

IF下變頻系統的本機振頻率隨輸入頻率的變化而變化，以保持輸出頻率穩定在15 MHz，因此，ADF4360-8配置通過外部中斷完成，以獲得用于更新配置寄存器的頻率值，ATMega128對ADF4360-8的主要配置流程圖如圖3所示。VCO的偏置電流將在C寄存器完成配置后開始構建，這需要大約15 ms才能穩定，因此需要至少15 ms的延遲時間才能到達N寄存器的配置，為了抑制雜散相位，可以使用更高的相位頻率，因此，可以減少環路捕獲時間和環路的相位噪聲。圖4顯示了R、C、N 三個寄存器的寫入數據時序圖。

該系統使用10.0 MHz的TCXO外部晶振，其穩定性小于等于9.0 ppm；相位噪聲小于等于-130 dBc/Hz；頻率精度小于等于±1×10-7；ADF4360-8的最低輸出頻率由公式（3）得出，該結果由外部2個電感器的值確定，本機頻率在67～103 MHz之間，確定外部電感值后，其頻率范圍為20 MHz。

F0=1/2π■ 。 （3）

在內部儲能單元CP和VCO輸入引腳V_Tune之間設計了環路濾波電路，帶寬為100 kHz，圖5為環路濾波電路示意圖；圖6為85 MHz本機信號頻率的相位噪聲曲線，本機頻率從70 MHz按照每次5 MHz的幅度逐步增長到100 MHz，實際的輸出見表1，由于被測量頻譜分析儀的清晰度和PCB電路的因素，在一定程度上影響了被測量信號的頻率精度。

圖3? 主程序流程圖

圖4? R、C、N三個寄存器的寫入數據時序圖

圖5環路濾波電路

3AGC設計

AGC是一種擴展接收機前端動態范圍的常用程序，由VGA芯片和控制電路組成反饋電路，本文采用VGA控制器芯片AD8367，該芯片具有高頻段、500 MHz的3 dB帶寬、低噪聲等特點。其最大增益可達45 dB。AD8367集成了方根律檢測器，可檢測輸出信號電平并與內置電平進行比較，實現單回路AGC，此外，在功率受限的衛星通信系統中，接收鏈路需要更高的增益才能實現環路鏈路，當AD8367內部電路在最大增益下工作時，噪聲系數處于7.5 dB的最小狀態，噪聲系數與工作增益值成反比，這樣對接收系統有利。

圖685 MHz本機頻率的噪聲曲線

表1本機頻率從70 MHz以5 MHz的幅度增長到

100 MHz的實際輸出

為了盡量減少插件的損耗，本文使用電容和電感來匹配AD8367中的匹配電阻，使其從200 Ω變為50 Ω，衰減6 dB，圖7是輸入（Input）和輸出（Output）之間的匹配電路。

圖7輸入和輸出之間的匹配電路

4結論

本文為了充分利用衛星通信系統中大量的轉發器，同時減少衛星通信中心站中的硬件數量。設計并實現了一種本機頻率可變的寬帶下變頻器，其輸出頻率保持在15 MHz，頻率穩定可靠，有利于降低接收機的采樣率，該系統具有體積小、結構簡單、噪聲低和功耗低等優點，各項指標均滿足系統要求；AGC電路是基于AD8367設計的，擴展了系統的動態范圍，有利于接收機信號的采集、跟蹤，進而提高精度。本設計在射頻電路系統中具有一定的參考價值。

參考文獻：

[1] 張威，葛琳琳，郭希旺，等．基于對稱控制的三相高頻隔離DC-DC變流器[J]．控制工程，2017，24（2）：402-408．

[2] 詹永衛，張吉偉，張超，等.一種多通道寬帶中頻接收機設計與實現[J].國外電子測量技術，2020，39（8）：88-91.

[3] GUVENC U， PALAMUT C O， YARMAN B S. Zero-if second harmonic SiGe mixer with DC offset cancellation [C]//IEEE International Conference on Microwaves. IEEE，2015.

[4] 陳明輝，王楠，王旭東. 一種應用于低功耗多模式射頻芯片的可重構濾波器[J].中國集成電路，2016，25（12）：37-43.

[5] 張威，葛琳琳．基于非對稱控制的三相高頻隔離DC-DC變流器．遼寧石油化工大學學報（自然科學版），2015，35（6）：57-63．

[6] 張哲.零中頻接收機IQ不平衡數字域校準分析[J].中國新通信，2021，23（4）：162-163.

[7] 王景屹.甚小孔徑終端（VSAT）衛星通信網的技術優勢[J].數字技術與應用，2015（2）：24.

[8] 劉昌錦，韋哲.香農公式在擴頻通信中的應用[J].四川兵工學報，2013，34（4）：80-83.