一種超低損耗理想二極管設計

摘" 要：首先文章介紹了目前實現理想二極管技術方案優缺點，對方案進行改進，設計一種超低損耗理想二極管控制電路，電路由PMOS主管、PMOS輔管、兩個偏置電阻組成。優先選用相同參數、封裝在一起的集成PMOS輔管和兩個偏置電阻組成比較電路，控制PMOS主管的導通與截止，當輸入電壓VCC不小于輸出電壓Vout時，PMOS主管導通；反之PMOS主管截止，防止Vout電流倒灌至VCC，保護VCC電源前級電路。本設計的優勢在于電路具有防止倒灌功能，可以保護前級電路；整個電路具有非常低靜態電流損耗；組合邏輯比較電路簡單，成本較低，實用性強。

關鍵詞：超低損耗；理想二極管；PMOS輔管；倒灌電流

中圖分類號：TN710 文獻標識碼：A 文章編號：2096-4706（2024）24-0007-06

Design of an Ultra-low Loss Ideal Diode

CHEN Shiping1， LI Shuohan1， FAN Feifei1， CHEN Jinjie2， FENG Junjie1

（1.Guangdong Polytechnic of Science and Trade， Guangzhou" 511500， China; 2.Hunan City University， Yiyang" 413000， China）

Abstract： Firstly， this paper introduces the advantages and disadvantages of current technology scheme for realizing ideal diode， and it improves the scheme to design an ultra-low loss ideal diode control circuit， which consists of a PMOS main transistor， a PMOS auxiliary transistor， and two bias resistors. It is preferable to use an integrated PMOS auxiliary transistor with the same parameters and packaged together along with two bias resistors to form a comparison circuit， which controls the conduction and cutoff of the PMOS main transistor. When the input voltage VCC is not less than the output voltage Vout， the PMOS main transistor conducts. On the contrary， the PMOS supervisor cuts off to prevent Vout current from flowing back into the VCC and protect the front-end circuit of the VCC power supply. The advantage of this design is that the circuit has the function of preventing backflow， which can protect the front-end circuit. The entire circuit has very low static current loss. The combination logic comparison circuit is simple， low-cost， and highly practical.

Keywords： ultra-low loss; ideal diode; PMOS auxiliary transistor; reverse current

0" 引" 言

二極管具有天然單向導通特性[1]，具有防止倒灌功能，得到越來越多的應用，特別是肖特基二極管具有較小導通壓降，正受到越來越多設計師的歡迎。相同導通電流條件下，肖特基二極管的導通壓降大于MOS管導通壓降，對于一些壓降敏感的電路來說，更傾向于使用具有低阻抗特性的MOS管，以降低靜態損耗。現在有很多電源自帶防止倒灌的功能，如外部設備連接到計算機的USB端口時，設備絕對不能將電流反向流入計算機接口，否則會燒壞計算機。目前Oring電路應用于很多場合，保證各電源互相獨立、無倒灌現象，常應用于均流電路中，滿足不同功率需求。因此需要一種超低靜態損耗[2-3]的理想二極管（ideal diode），進一步降低導通壓降，并具有防倒灌和保護前級電路功能[4-5]，使損耗降到最低，提高電源利用率。

1" 技術方案對比

理想二極管是一種理想的單向導通（One-Way Conduction Device）裝置，工作原理可以簡單描述為：當施加正向電壓時，理想二極管導通；當施加反向電壓時，理想二極管截止。當然這在現實物理世界中是不存在的。理想二極管工作原理基于假設模型，實際的二極管會受到一些非理想因素的影響，如正向導通壓降和反向漏電流。這些非理想因素會導致實際二極管的特性和理想二極管存在不同。但是，理想二極管模型在簡化和分析電路中仍然具有重要的作用，可用于描述二極管的基本工作原理和近似特性，理想二極管模型仍然是理解和分析二極管工作的基礎。

理想二極管需具有以下三種特性：

1）正向導通（正向偏置），當電源正極施加在二極管的P極（陽極）上，且電壓超過二極管的正向導通閾值時，二極管完全導通，電流可以通過，導通壓降（正向壓降）為零，等效電阻為0，相當于短路。

2）反向截止（反向偏置），當反向電壓施加在二極管的N極（陰極）上，二極管處于截止狀態，理想二極管的反向電流IR為零，等效阻抗為無窮大，相當于斷開（開路）。

3）零漏電流，正向導通狀態下，二極管的正向電流可以很大；反向截止狀態下，二極管的反向漏電流為零。

現有技術實現方案在低損耗方面存在一定的不足：

1）二極管方案[5]：二極管本身具有單向導電性，是天然的Oring電路，最基本的Oring電路就是在輸出端加一個二極管。使用二極管串接在電源上，電路簡單，其缺陷是二極管大約有0.6～0.7 V的導通壓降，導通壓降會隨著輸入電流成比例的功率損耗。隨著電流增大，導通壓降也會變大，如用肖特基二極管取代二極管可以降低導通壓降，但損耗還是比較大：以某公司生產肖特基二極管SS54為例，電流0.1 A、1 A、10 A、20 A對應的導通壓降分別為0.3 V、0.4 V、0.85 V、1.4 V，對應的導通損耗分別為0.03 W、0.4 W、8.5 W、28 W，意味著導通電流越大，損耗也越大。肖特基二極管導通壓降，換算為電流損耗，其靜態電流損耗至少為毫安級。

2）MCU+PMOS主管方案[6]：電路需要一個額外的偏置電源VBIAS、微控制器（MCU），使用MCU的兩路ADC對PMOS主管的漏極（D極）和源極（S極）進行電壓采集并比較兩者的電壓大小，進而控制PMOS主管的導通與截止，不足之處工作電流損耗至少為毫安級，電流損耗較大，且需要使用額外的偏置電源VBIAS和MCU，方案成本高。

3）NPN輔管+NMOS主管方案：如圖1所示，電路需要一個額外的偏置電源VBIAS＞VCC+VTN（VTN為NMOS管導通閾值電壓），使用相同廠家同一批次的NPN輔管，保證兩個管子參數基本一致，或者優選封裝在一起的NPN輔管，這樣就幾乎相等了，從而可以保證NMOS主管的開關和防倒灌功能，不足之處NPN輔管的偏置電阻為千歐姆級，靜態電流損耗至少為毫安級，電流損耗較大，且需要使用額外的偏置電源VBIAS。

4）PNP輔管+PMOS主管方案：如圖2所示，選用封裝在一起的兩個PNP輔管，可以保證兩個PNP輔管參數基本一致，從而可以保證恰當的開關和防倒灌功能，不足之處PNP輔管的偏置電阻同樣為千歐姆級，靜態工作電流損耗至少為毫安級，電流損耗較大。

5）理想二極管方案：如使用凌特公司[7]（Linear Technology）推出雙通道理想二極管LTC4413，它特別針對減少熱量、壓降與占板面積及延長電池使用時間而設計，非常適用于需要理想二極管“或”功能來實現負載共享或兩個輸入電源間自動切換的應用。LTC4413在500 mA和2 A時分別具有80 mV和210 mV的導通壓降，泄漏電流為1 μA，較分立二極管“或”解決方案有極大改進。LTC4413內置兩個100 mΩ的PMOS主管，每個PMOS主管的最大正向電流限制在恒定2.6 A，內部熱限制電路在出現故障時可保護器件。不足之處：輸出電流僅為1 A，靜態電流約為40 μA，且存在1 μA左右的反向倒灌電流將從輸出端OUT流向輸入端IN；9 μA漏極開路STAT引腳指示所選通道的導通狀態，并可用于驅動外部PMOS主管以控制第三個備用電源；LTC4413價格高昂，國內某元器件商城，100片批量購買，單價超過45元。

2" 電路設計

按照控制電源極性分，分為High Side（高端、高側、高邊）理想二極管、Low Side（低端、低側、低邊）理想二極管，分別類似于控制市電220 V的火線、零線。高端理想二極管：它通過外部使能信號的控制來連接或斷開電源（電池或適配器）至特定的負載。相比低端理想二極管，高端理想二極管“流出”電流至負載，而低端理想二極管則將負載連接或者斷開負極，因此它從負載“汲入”電流。

理想二極管等效電路分為電子開關和驅動裝置兩部分。

驅動裝置（又稱為驅動電路、電壓比較器、邏輯控制電路、控制器）一般采用電壓比較器或運算放大電路等，用于檢測電子開關P極、N極兩端的電位差。當陽極（P極）電位高于陰極（N極）電位時，驅動裝置輸出驅動信號至電子開關的控制端使電子開關導通，電子開關導通后，電流即可由P極經電子開關通道流向N極；反之，若P極電位低于N極電位，驅動裝置輸出使電子開關截止所需的驅動信號，故P極與N極間處于斷路（截止）狀態，電子開關處于關閉狀態。驅動裝置一般具有低工作靜態電流、超低關斷電流、穩壓正向電壓和快速反向電流響應等重要特性，因此能夠在各種應用中實現理想二極管。

實現電子開關功能的電子元器件主要有MOS管：MOS管工作在可變電阻區時：MOS管漏源溝道電阻基本上僅受漏極、源極電壓VGS控制。當VGS一定時，漏源導通電流ID與VDS呈線性關系，該區域近似為一組直線，MOS管漏極、源極間相當于一個受VGS控制的可變電阻。夾斷區（等效于截止區）：漏源溝道被全部夾斷ID = 0，MOS管不工作。同樣，可變電阻區和夾斷區用于開關電路，包括信號開關、電源開關等電路。

MOS管因工藝提升，自身性質等因素，其導通內阻較小，功率型MOS管很多是毫歐姆級，甚至更小，具有很強的電流導通能力，導通壓降小，損耗特別小，小電流時導通壓降非常小，幾乎可以忽略不計，因此選用MOS管作為理想二極管的主管是一種比較理想的選擇。現在的MOS管導通阻抗可以做到幾毫歐姆，假設導通阻抗為10 mΩ，導通電流為1 A，通過MOS管導通壓降僅有10 mV，壓降非常小，可以忽略不計。

MOS管開關等效電路特點，MOS管截止時，MOS管漏源極斷開阻抗RDS（OFF）非常大；MOS管導通時，MOS管漏極、源極之間可以等效為一個電阻，導通阻抗RDS（ON）比較小，大約是mΩ數量級（信號型MOS管為歐姆數量級、功率型MOS管可低至毫歐姆級，與VGS有關），與VGS大小有關，導通狀態下的電阻一般不能忽略不計。若VGS＞＞VTN，RDS（ON）近似與VGS成反比，VGS越大導通電阻越小，ID近似與V2GS成正比，ID與VGS關系的曲線稱為MOS管的轉移特性曲線。

PMOS型高端理想二極管，選用PMOS管作為主管，由于漏極與電源VCC相連，電源VCC通過體二極管至源極進行自我偏置，柵極電壓低于源極電壓很容易實現，不需要特定的內部升壓電路或外部高電壓，就可以實現PMOS主管導通與截止。PMOS型高端理想二極管在要求設計復雜度不高的低功率系統或者要求將電源電壓（正極）傳遞給負載的輸入電壓系統中具有一定優勢。

針對上述方案進行改進，設計一種超低損耗的理想二極管，進一步降低導通壓降，并具有防倒灌，保護前級功能，使損耗降到最低，提高電源利用率。

低功耗高端理想二極管采用PMOS管為主管、PMOS輔管組成的高端理想二極管[8-10]，PMOS主管導通壓降比較小，可以應用于中等電流場合，一般功率PMOS主管的導通電流可以達幾安培。

電路包括PMOS主管（V1），采用分立的兩個PMOS輔管（V2、V3，如圖3所示）或者集成的PMOS輔管（D1，如圖4所示）、兩個偏置電阻（R1、R2）組成。具有相同的參數、封裝在一起的PMOS輔管和串接兩個偏置電阻組成比較電路控制PMOS主管V1的導通與截止：當輸入電壓VCC不小于輸出電壓Vout時，PMOS主管V1導通；反之PMOS主管V1截止，防止Vout電流進行倒灌至VCC，保護VCC電源前級電路。由于MOS管屬于電壓器件，MOS管導通和截止時其電流非常小，串接大阻值電阻，偏置電流可以忽略不計，導通時只損耗很小的電流（小于微安級），與傳統肖特基二極管或PNP輔管控制的PMOS主管電路相比，損耗降低很大，PMOS輔管組成的電路屬于超低損耗控制器，理想二極管電路電流損耗低于微安級。

根據不同損耗要求選用漏極與源極之間的導通電阻合適的PMOS主管，滿足損耗需求。對于大功率的電源控制，PMOS主管可以選擇漏極與源極之間的導通電阻為數毫歐、通過電流大的功率管器件，比較電路由PMOS輔管和電阻組成，通對PMOS主管的漏極和源極之間的電壓采樣、比較后，輸出不同的電平控制PMOS主管的導通與截止，由于MOS管屬于電壓器件，MOS管導通和截止時其電流非常小。選用漏極與源極之間的導通電阻為數毫歐的PMOS主管，可以通過很大電流（百安培級），通過PMOS主管的導通壓降很小，可以近似為一個理想二極管。

3" 仿真測試

測試過程以分立的PMOS輔管為例[11]，V1管、V2管、V3管使用International Rectifier公司的IRF5305：導通閾值電壓最小值VTP（MIN）= -2.0 V、最大值VTP（MAX）= -4.0 V，未給出典型值VTP，導通電流為31 A/55 V，導通阻抗RDS（ON）= 0.06 Ω（VGS = -10 V），具體仿真如下：

當VCC無電源時，PMOS輔管（V2、V3）的柵極被電阻R1下拉至負極，V2管的柵極電壓為0 V，PMOS輔管（V2、V3）截止，Vout無任何輸出。

正向偏置：當VCC接上電源時（VCC1=12 V），負載RL = 10 Ω，如圖5所示，對V2管而言，V2管柵極、漏極短接在一起，即V2G = V2D = V3G = 8.54 V，V2GS = V2DS = V2D-V2S = 8.54 V-12 V = -3.46 V＜VTP，V2管導通，導通電流為8.54 μA（檢測點PR1）；V3GS = 8.54 V-11.9 V = -3.36 V＜VTP，V3管導通，導通電流為3.74 μA（檢測點PR2），即V3管漏源通道阻抗大于V2管漏源通道阻抗，即R3DS（ON）＞R2DS（ON）。V1GS = 3.74 V-11.9 V = -8.16 V＜VTP（MAX），V1管正向導通，導通電流1.19 A，V1管的導通壓降為12 V-11.9 V = 0.1 V（對應導通阻抗RDS（ON）= 0.1 V/1.19 A = 0.084 Ω）。

反向偏置：VCC1 = 12 V，VCC2 = 24 V（開關S1、S2閉合），V2GS = V2DS = V2D-V2S = 8.54 V-12 V = -3.46 V＜VTP，V2管導通，導通電流為8.54 μA（檢測點PR1）；V3GS = 8.54 V-24 V = -15.46 V＜VTP（MAX），V3管導通，導通電流為24.0 μA（檢測點PR2），即V3管漏源通道阻抗低于V2管漏源通道阻抗，即R3DS（ON）＜R2DS（ON）。V1GS = 24 V-24 V = 0 V＞VTP（MIN），V1管反向截止，無反向電流，VCC1輸出偏置電流為3.20 μA，電路可以實現防倒灌功能，保護輸入電源前級電路。反向偏置圖如圖6所示。

4" 性能測試

根據圖3、圖4原理圖設計PCB板進行測試，PMOS主管使用AO3401A，比較電路部分的兩個輔管分別采用兩個獨立的PMOS輔管AO3401A、集成PMOS輔管BSS84DW-7-F，焊接、裝配后測試。PMOS輔管采用兩個分立元器件AO3401A，AO3401A管導通閾值電壓典型值VTP = -0.9 V（VTP（MIN）= -0.5 V、VTP（MAX）= -1.3 V），測試結果如表1第二行所示：使用3.88 V鋰電池供電時（偏置電阻均為10 MΩ），VCC = VA = 3.88 V、Vout = VB = 3.87 V、VC = 3.28 V、VD = 1.73 V。

1）當VCC接上電源時（3.88 V），由圖3可知PMOS輔管V2的柵極和漏極短接，V2G = V2D = VC，V2GS = V2DS，所以V2GS = VC-VA = 3.28 V-3.88 V = -0.60 V＜VTP（MIN） = -0.5 V，V2管導通，導通電流小于VA/R1 = 3.88 V/10 MΩ = 0.388 μA。V3GS = VC-VB = 3.28 V-3.87 V = -0.59 V＜VTP（MIN） = -0.5 V，V3管弱導通，即V3管漏源通道阻抗大于V2管漏源通道阻抗，即R3DS（ON）＞R2DS（ON）。剛開始V1管利用自身的體二極管導通，Vout≈VCC-0.6 V，V1GS = VD-VB =" 1.73 V-VCC+0.6 V = -1.55 V＜VTP（MAX） = -1.3 V，V1管漏源通道導通，不再經過PMOS輔管V1的體二極管高阻抗通道，Vout≈VCC。

從原理上來講，V2管由于漏極和柵極相連，漏極和柵極電壓相等，即V2D = V2G、V2DS = V2GS，對于PMOS管而言有VDS＜VGS-VTP，對于NMOS管而言有VDS＞VGS-VTP，就是說正常情況下它工作在飽和（放大/恒流）區的，這種結構表現了與兩端電阻相似的小信號特性，等效阻抗為1/gm。

2）當VCC有電時，且Vout＞VCC時，PMOS輔管（V2、V3）的柵極被電阻R1下拉至負極，PMOS輔管V2導通、V3導通。VCC = VA = 3.88 V，VB（ = Vout）接上4.36 V電源后，VC = 3.28 V、VD = 4.36 V，V2DS = V2GS = V2D-V2S = 3.28 V-3.88 V = -0.6 V＜VTP（MIN）、V2管導通；V3GS = VC-Vout = 3.28 V-4.36 V = -1.08 V＜VTP（MIN），V3管導通，即V3管漏源通道阻抗小于V2管漏源通道阻抗，即R3DS（ON）＜R2DS（ON）；V1GS = V1G-V1S = VD-VB = 0V，V1管截止，VCC輸出靜態電流IL為0.3 μA（無倒灌電流流入VCC）、VB（接上4.36 V電源）靜態輸出電流IP為0.43 μA。

兩個偏置電阻分別焊接為100 MΩ，1 MΩ、100 kΩ，測試的結果分別如表1第一、三、四行所示，比較電路能夠有效控制PMOS主管導通與截止，接負載后可以通過數安培電流，即能夠通過大電流和具有防倒灌功能，大大擴展了應用范圍。

集成PMOS輔管采用BSS84DW-7-F，測試電路如圖4所示，PMOS輔管導通閾值電壓典型值VTP=-1.6 V（VTP（MIN）=-0.8 V、VTP（MAX）=-2.0 V），使用3.88 V鋰電池供電時（偏置電阻均為10 MΩ），VCC=VA=3.88 V、Vout=VB=3.88 V、VC=2.74 V、VD=1.40 V，電池靜態輸出電流為0.5 μA，V2管導通、V3管截止，V1管導通；VB接上4.36 V電源后，VC=2.72 V、VD=4.36 V，V2管弱導通、V3管導通（V3管漏源通道導通阻抗小于V2管），V1管截止，電池靜態輸出電流為0.2 μA（無倒灌電流流入電池）、VB接上4.36 V電源的靜態輸出電流為0.4 μA。兩個偏置電阻分別焊接為100 MΩ，1 MΩ、100 kΩ，得到的測試結果與分立元器件無異，比較電路能夠有效控制PMOS主管導通與截止，即能夠通過大電流和具有防倒灌功能。

電路設計特性：

1）PMOS主管優選具有相同的參數、對稱的集成PMOS輔管，可以保證溫度變化時盡可能保持參數一致性。

2）根據不同損耗需求調整PMOS輔管兩個漏極偏置電阻的大小，滿足損耗需求。

3）整個電路靜態損耗很低，電流損耗為小于微安級，若兩個電阻串接更大電阻，靜態電流損耗更小。

4）電路具有防止倒灌的功能，可以保護前級電路，且具有很低的正向導通電壓。

5）PMOS主管可以使用不同導通電流的PMOS管，滿足不同功率要求。

6）使用比較電路，電路簡單，成本很低，實用性強。

7）特別適合于物聯網NB-IoT超低損耗理想二極管電路應用，電路非常簡單且具有很低成本。

5" 結" 論

PMOS輔管組成的比較器電路屬于超低損耗控制器，與傳統功率二極管或三極管控制電流損耗毫安級相比，靜態電流損耗小兩個數量級左右；與理想二極管（LTC4413）相比，靜態損耗電流降低一個數量級左右，且不存在倒灌電流。使用本理想二極管電路大大降低了設備的靜態損耗，延長了電池的工作時間，設備維護成本，損耗降低大，適合于物聯網NB-IoT超低損耗理想二極管電路應用，電路很簡單且具有很低成本優勢。

參考文獻：

[1] 胡志忠，王銳.含理想二極管電阻電路的分析 [J].電氣電子教學學報，2011，33（3）：109-111.

[2] 約翰遜，格雷厄姆.沈立等譯.高速數字電路 [M].沈立，朱來文，陳宏偉，等譯.北京.電子工業出版社，2008：32-33.

[3] 陳石平，林時君，莊桂玉，等.電子水尺低功耗處理電路設計 [J].電子技術，2018，47（1）：36-38.

[4] 李明.防倒灌電流型安全電源系統設計與實現 [D].武漢：武漢大學，2017.

[5] Chew L H.理想二極管和熱插拔控制器實現電源冗余并隔離故障 [J].電子技術應用，2013，39（3）：9-11.

[6] 深圳市維創尼克科技有限公司.一種用單片機實現的防倒灌理想二極管：CN201720131224.5 [P].2017-08-29.

[7] 凌特推出雙通道理想二極管LTC4413 [J].電子測試，2005（1）：63.

[8] 陳石平，彭進雙.一種超低損耗低端理想二極管：CN202010116370.7 [P].2020-09-22.

[9] 陳石平，彭進雙.一種超低損耗理想二極管：CN202020206261.X [P].2018-08-14.

[10] 陳石平，彭進雙.一種低損耗高端理想二極管：CN202020206281.7 [P].2020-09-22.

[11] 陳石平.晶體管電路設計 [M].北京.科學出版社，2024：100-110.

作者簡介：陳石平（1981—），男，漢族，湖南郴州人，高級工程師，碩士，研究方向：嵌入式、物聯網。