一種高性能數(shù)控VGA設(shè)計(jì)

摘" 要： 為了滿(mǎn)足高靈敏度、高速接收機(jī)的要求，設(shè)計(jì)一種新型高性能數(shù)控可變?cè)鲆娣糯笃鳎╒GA）。電路模塊主要包括前置放大器、增益跨導(dǎo)單元和輸出放大器。通過(guò)8位增益控制字的最高有效位選通前置放大器，實(shí)現(xiàn)高低兩段增益調(diào)節(jié)范圍，剩余7位增益控制字實(shí)現(xiàn)45 dB的增益調(diào)節(jié)范圍。利用SiGe BiCMOS工藝的高截止頻率和低諧波特性，結(jié)合負(fù)反饋法，實(shí)現(xiàn)了高線性度。基于電流舵結(jié)構(gòu)設(shè)計(jì)跨導(dǎo)單元，結(jié)合寬帶跨阻放大器，實(shí)現(xiàn)了寬增益調(diào)節(jié)范圍。采用Cadence軟件進(jìn)行仿真，經(jīng)過(guò)流片驗(yàn)證，實(shí)現(xiàn)了-25～20 dB、-11～34 dB兩段增益調(diào)節(jié)范圍，以及35.23 dBm OIP3的高性能數(shù)控VGA。所設(shè)計(jì)的增益放大器可用于中頻采樣接收機(jī)、射頻/中頻增益級(jí)、差分ADC驅(qū)動(dòng)等接收前端電路。

關(guān)鍵詞： 可變?cè)鲆娣糯笃鳎?數(shù)控； 增益控制； 跨導(dǎo)增益； 前置放大器； 高線性度； 最高有效位

中圖分類(lèi)號(hào)： TN722?34" " " " " " " " " " " " " " " 文獻(xiàn)標(biāo)識(shí)碼： A" " " " " " " " " " "文章編號(hào)： 1004?373X（2024）24?0008?05

Design of high?performance digital control VGA

ZHANG Yu1， 2， YU Yang1， JIANG Yingdan1， WU Shutong1， WEI Jinghe1， 2

（1. China Electronics Technology Group Corporation No.58 Research Institute， Wuxi 214026， China;

2. National Key Laboratory of Integrated Circuits and Microsystems， Wuxi 214026， China）

Abstract： In order to meet the requirements of high?speed and high?sensitivity receivers， a new type of high?performance digital control variable gain amplifier （VGA） is designed. The circuit mainly includes the preamplifier， gain transconductance unit， and output amplifier. The preamplifier picks high?gain or low?gain mode by means of the most significant bit （MSB） of the 8?bit gain control word. The remaining 7?bit gain control word can realize the gain adjustment range of 45 dB. By utilizing the high cutoff frequency and low harmonic characteristics of SiGe BiCMOS technology， the high linearity is designed and implemented by combining with negative feedback method. The transconductance unit based on current steering structure is designed to realize the wide gain adjustment range by combining with a broadband transimpedance amplifier. The simulation experiments were conducted by means of Cadence software， two gain adjustment ranges of -25～20 dB and -11～34 dB were realized after chip verification， as well as a high?performance digital control VGA with 35.23 dBm OIP3. The designed VGA can be used in front?end circuits of receiver such as intermediate frequency sampling receivers， IF/RF frequency gain stages， and differential analog?to?digital converter （ADC） drivers.

Keywords： variable gain amplifier; digital control; gain control; transconductance gain; preamplifier; high linearity; most significant bit

0" 引" 言

為了滿(mǎn)足流媒體、物聯(lián)網(wǎng)（IoT）、云計(jì)算、5G移動(dòng)和增強(qiáng)現(xiàn)實(shí)（AR）等應(yīng)用通信的發(fā)展要求，收發(fā)設(shè)備的信息量和傳輸速率越來(lái)越高，可變?cè)鲆娣糯笃鳎╒GA）作為收發(fā)鏈路中的關(guān)鍵組件，能夠防止接收器飽和或控制發(fā)射功率，其噪聲決定了接收機(jī)的靈敏度，線性度限制了接收機(jī)飽和[1?4]。相較于模擬信號(hào)控制的VGA，數(shù)控VGA可以直接與數(shù)字基帶連接，無(wú)需數(shù)模轉(zhuǎn)換器（DAC）來(lái)控制增益，從而降低了電路的復(fù)雜性，同時(shí)抗干擾能力強(qiáng)，能提供精確的增益控制[5?7]。由于SiGe BiCMOS工藝具有良好的諧波性能，器件的截止頻率較高，[1f]噪聲較低，并且能夠?qū)崿F(xiàn)射頻模擬電路與數(shù)字電路的混合集成，因此在收發(fā)前端領(lǐng)域有著廣泛的應(yīng)用，尤其是在高速高靈敏度接收鏈路中[8?9]。收發(fā)鏈路結(jié)構(gòu)圖如圖1所示。本文提出的高性能數(shù)控VGA采用SiGe BiCMOS工藝，創(chuàng)新性地使用增益控制字實(shí)現(xiàn)數(shù)控增益調(diào)節(jié)，設(shè)計(jì)最高有效位（MSB）實(shí)現(xiàn)高低增益切換，同時(shí)實(shí)現(xiàn)兩段增益調(diào)節(jié)范圍，提升數(shù)控VGA的可重構(gòu)性，適用更廣的應(yīng)用場(chǎng)景，符合可變?cè)鲆娣糯笃鞯陌l(fā)展趨勢(shì)。基于電流舵結(jié)構(gòu)設(shè)計(jì)跨導(dǎo)增益（gm）單元，結(jié)合寬帶跨阻放大器，實(shí)現(xiàn)了寬增益范圍、高線性度數(shù)控VGA。

1" 數(shù)控可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)實(shí)現(xiàn)

為了進(jìn)一步提升芯片的集成度，數(shù)字和模擬電路往往集成在同一系統(tǒng)中，而隨著工藝的提升，數(shù)字電路的標(biāo)準(zhǔn)電源電壓正在顯著下降，因此，模擬元件的電壓信號(hào)范圍也隨之明顯縮小。為了克服電源電壓對(duì)信號(hào)擺幅的限制，增大增益調(diào)節(jié)范圍，本文的VGA結(jié)構(gòu)采用電流模式進(jìn)行設(shè)計(jì)。此外，相較于電壓模式，電流模式VGA的抗干擾能力更強(qiáng)，能夠有效地降低信號(hào)失真，提升線性度[8]。與單端結(jié)構(gòu)相比，全差分結(jié)構(gòu)具有更好的抗噪性和更高的線性度，因此本文采用全差分結(jié)構(gòu)進(jìn)行設(shè)計(jì)[10?11]。為了實(shí)現(xiàn)兩段數(shù)控增益的高性能可重構(gòu)數(shù)控VGA，設(shè)計(jì)功能框圖，如圖2所示。數(shù)控VGA主要包括前置放大器、增益控制單元和輸出放大器三大主要模塊，此外還包括偏置單元和輸入/輸出接口單元。本節(jié)針對(duì)主要的三大模塊進(jìn)行設(shè)計(jì)分析。

1.1" 前置放大器

前置放大器為固定增益的跨阻放大器，采取電壓輸入、電流輸出的形式，在MSB（c7）控制下實(shí)現(xiàn)高低增益兩種工作模式的切換，具體電路結(jié)構(gòu)如圖3所示。M1～M4為射隨器，作為輸入緩沖，將差分輸入的電壓信號(hào)轉(zhuǎn)換為電流信號(hào)，經(jīng)放大管M5～M8放大后輸出到增益控制級(jí)。帶射極負(fù)反饋的共射極放大器M9～M16為開(kāi)關(guān)管，為放大管構(gòu)建靜態(tài)工作點(diǎn)。以差分結(jié)構(gòu)中的NPN M9和M13為例，分析電路的兩種工作狀態(tài)。MSB（c7）為1時(shí)，前置放大器工作在高增益模式，B1將M9偏置在正向放大區(qū)，B3將M13偏置在截止區(qū)，因此放大管M5工作在正向放大區(qū)，實(shí)現(xiàn)14 dB的增益；MSB（c7）為0時(shí)，前置放大器工作在低增益模式，B1仍將M9偏置在正向放大區(qū)，但B3此時(shí)將M13偏置在正向放大區(qū)，因此電流信號(hào)不再僅流經(jīng)放大管M5，也流經(jīng)M13，此時(shí)前置放大器的增益為1 V/V。

圖4為傳統(tǒng)共射極放大器和帶射極負(fù)反饋的共射極放大器。其中，傳統(tǒng)共射極放大器的電壓增益為：

[Av=gmRC] （1）

傳統(tǒng)帶射極負(fù)反饋的共射極放大器的電壓增益為：

[Av=RC1gm+RE] （2）

可以看出，在[RE?1gm]時(shí)，等效跨導(dǎo)[Gm≈1RE]，相較于傳統(tǒng)共射極放大器，傳統(tǒng)帶射極負(fù)反饋的共射極放大器能夠?qū)崿F(xiàn)更高的線性度，但是以低增益和高噪聲為代價(jià)。因此，本文提出圖5所示的信號(hào)放大結(jié)構(gòu)。放大管M5～M8利用電阻R10與R1實(shí)現(xiàn)對(duì)四路差分電流信號(hào)的放大。MSB為1時(shí)，M5～M8在M9～M16的偏置下均處于正向放大區(qū)。在t時(shí)刻，M5、M8導(dǎo)通效果弱于M6、M7，因此n點(diǎn)被上拉后的電壓高于m點(diǎn)被下拉后的電壓，流經(jīng)R10的電流流向?yàn)閚到m。同理，在t+[T2]時(shí)刻，m點(diǎn)被上拉后的電壓高于n點(diǎn)被下拉后的電壓，流經(jīng)R10的電流流向?yàn)閙到n。因此，在周期變化的電壓控制下，R10被充放電產(chǎn)生輸出電流，輸出電流流經(jīng)R1又轉(zhuǎn)化為輸出電壓，輸入到下一級(jí)的增益控制級(jí)。

針對(duì)圖5小信號(hào)電路中的節(jié)點(diǎn)e、f、m、n進(jìn)行分析：

[v+onR1=gmn（v+i-vm）+v+on-vmron] （3）

[v-opR1+gmp（v-i-vn）+vn-v-oprop=0] （4）

[gmn（v+i-vm）=gmp（v+i-vm）+vm-vnR10] （5）

[gmp（v-i-vn）=gmn（v-i-vn）+vm-vnR10] （6）

式中：[v+i]、[v-i]分別為差分輸入電壓信號(hào)；[v+on]、[v-on]、[v+op]、[v-op]分別為NPN的差分輸出電壓信號(hào)和PNP的差分輸出電壓信號(hào)；[gmn]、[gmp]分別為NPN M5、M6和PNP M7、M8的跨導(dǎo)；[vm]、[vn]分別為節(jié)點(diǎn)m、n的電壓；[ron]、[rop]為NPN M5、M6和PNP M7、M8的體電阻；R1、R10為固定電阻。

又因?yàn)楣?jié)點(diǎn)m、n處為差分信號(hào)，即[vm=-vn]，進(jìn)一步計(jì)算可得單條支路的增益[Av]為：

根據(jù)式（7）設(shè)計(jì)前置放大器中放大管的跨導(dǎo)與固定電阻值，實(shí)現(xiàn)17 dB的電壓增益。同時(shí)可以看出，相較于犧牲增益和噪聲性能來(lái)提升線性度的傳統(tǒng)帶射極負(fù)反饋的共射極放大器，利用R10構(gòu)建類(lèi)似推挽結(jié)構(gòu)的放大主通路，能夠通過(guò)合理設(shè)計(jì)R10的阻值和管子跨導(dǎo)，在保留高線性度的同時(shí)實(shí)現(xiàn)高增益，降低兩段增益調(diào)節(jié)范圍的重合區(qū)間，擴(kuò)大VGA的有效增益控制范圍。

1.2" 增益控制級(jí)

為了實(shí)現(xiàn)對(duì)增益的精確控制，按照增益控制范圍設(shè)計(jì)各位增益碼控制下的放大電路參數(shù)，使其在導(dǎo)通時(shí)產(chǎn)生的放大電流吻合1∶2∶4∶8∶16∶32∶64∶128的比例關(guān)系，通過(guò)增益控制字選通并聯(lián)的7路放大電路，實(shí)現(xiàn)不同的增益碼[12]。增益控制單元部分電路結(jié)構(gòu)如圖6所示。以輸入電流信號(hào)IBA、數(shù)字位c6控制下的輸出電流PIBA（out6）的電路結(jié)構(gòu)為例。當(dāng)c6為0時(shí)，開(kāi)關(guān)閉合，M3導(dǎo)通，將q點(diǎn)電位上拉至高電平，放大管M2截止，c6控制字控制的電路對(duì)總輸出電流PIBA無(wú)貢獻(xiàn)；當(dāng)c6為1時(shí)，開(kāi)關(guān)斷開(kāi)，M3截止，q點(diǎn)電位降低，放大管M2工作在正向放大區(qū)，c6控制字控制的放大電流PIBA（out6）接入總輸出電流PIBA。

當(dāng)c6為1時(shí)，射隨器M1提供了高輸入電阻、低輸出電阻和近似為1的電壓增益，放大管M2為帶射極負(fù)反饋的共射極放大器，經(jīng)過(guò)小信號(hào)分析可得增益表達(dá)式為：

[Av=RC1gM2+R3] （8）

式中：[RC]為輸出級(jí)的輸入電阻；[gM2]為M2跨導(dǎo)；[R3]為固定電阻。

低增益模式下的增益控制范圍為-25～20 dB，高增益模式下的增益控制范圍為-11～34 dB，以低增益模式為例，計(jì)算跨導(dǎo)單元的增益設(shè)置。LG127對(duì)應(yīng)的增益大小為20 dB，即10 V/V，為了保證7位增益碼能夠覆蓋增益范圍，每一個(gè)增益碼對(duì)應(yīng)的增益值應(yīng)該大于[G0min]。[G0min]公式為：

[G0min=10 V/V127=0.078 7 V/V] （9）

以此設(shè)計(jì)電阻大小與管子跨導(dǎo)，進(jìn)一步可以得到步進(jìn)分辨率為0.07～6 dB/bit。

1.3" 輸出放大器

輸出級(jí)主要結(jié)構(gòu)采用基于共射極的推挽式乙類(lèi)放大器，將經(jīng)過(guò)增益控制字控制放大后的電流進(jìn)行最后一次放大，與輸出阻抗匹配后實(shí)現(xiàn)合理的增益[13]。通過(guò)設(shè)置合理的偏置M9、M10、M15、M16，提供靜態(tài)工作點(diǎn)，同時(shí)采用與傳統(tǒng)推挽式放大器相反的管子類(lèi)型，規(guī)避交越失真，消除死區(qū)。輸入緩沖M1、M2采用共基極組態(tài)，實(shí)現(xiàn)級(jí)間阻抗匹配。級(jí)聯(lián)射隨器M3、M4提高輸出阻抗，增強(qiáng)驅(qū)動(dòng)能力。M5、M6將電壓拉低/拉高一個(gè)Vbe，構(gòu)造放大管M7、M8的靜態(tài)工作點(diǎn)，同時(shí)提供共射極所需的高輸入阻抗進(jìn)行級(jí)間阻抗匹配。設(shè)計(jì)局部反饋回路M11～M14和整體反饋回路R7來(lái)提升電路的穩(wěn)定性。輸出級(jí)電路結(jié)構(gòu)如圖7所示。

2" 仿真測(cè)試結(jié)果

本文基于SiGe BiCMOS工藝設(shè)計(jì)的VGA芯片圖像如圖8所示。圖中除前置放大器、增益控制級(jí)和輸出級(jí)三個(gè)主要模塊之外，還包括控制信號(hào)產(chǎn)生單元、串行數(shù)字位轉(zhuǎn)為并行控制信號(hào)的移位寄存鎖存單元、偏置電路和輸入/輸出接口單元。本文VGA經(jīng)過(guò)了FF、TT、SS三種工藝角條件下的仿真，并且在常溫、5 V電源電壓的條件下，利用頻譜分析儀進(jìn)行了增益調(diào)節(jié)范圍、線性度、噪聲等性能的測(cè)試驗(yàn)證。

VGA增益調(diào)節(jié)范圍后仿真結(jié)果與測(cè)試結(jié)果對(duì)比圖如圖9所示。由圖可以看出，本文中的VGA實(shí)現(xiàn)了增益調(diào)節(jié)范圍為-25～20 dB的低增益模式和-11～34 dB的高增益模式。

圖10為線性度的仿真結(jié)果與測(cè)試結(jié)果對(duì)比圖。由圖10可以看出，OIP3達(dá)到了35.23 dBm，OP1 dB達(dá)到了18.65 dBm，實(shí)現(xiàn)了較高的線性度。圖11為VGA噪聲性能的測(cè)試結(jié)果，輸出噪聲可以達(dá)到-131.60 dBm/Hz，噪聲性能較為良好。此外，本文中的VGA還實(shí)現(xiàn)了64.9 dB的共模抑制比，帶寬達(dá)到了650 MHz。

3" 結(jié)" 論

本文基于SiGe BiCMOS工藝設(shè)計(jì)了采用電流模式的差分VGA，在保證電路穩(wěn)定性的前提下合理利用反饋回路優(yōu)化電路結(jié)構(gòu)，提升了VGA的線性度，抑制了噪聲干擾。基于類(lèi)推挽模式的電流放大結(jié)構(gòu)，在規(guī)避犧牲線性度的前提下，實(shí)現(xiàn)了兩段增益調(diào)節(jié)范圍。利用MSB選通前置放大器的同時(shí)，通過(guò)7位數(shù)字控制位實(shí)現(xiàn)了0.07～6 dB/bit的步進(jìn)分辨率，提升了VGA與數(shù)字電路集成的可能性和電路的可重構(gòu)性，符合當(dāng)前應(yīng)用通信對(duì)接收前端中增益控制級(jí)的性能要求。

參考文獻(xiàn)

[1] KOBAYASHI K W， UMEMOTO D K， BLOCK T R， et al. A monolithically integrated HEMT?HBT low noise high linearity variable gain amplifier [J]. IEEE journal of solid?state circuits， 1996， 31（5）： 714?718.

[2] HAU G， NISHIMURA T B， IWATA N. High efficiency， wide dynamic range variable gain and power amplifier MMICs for wideband CDMA handsets [J]. IEEE microwave and wireless components letters， 2001， 11（1）： 13?15.

[3] 師建英，許衍彬.可變?cè)鲆娴驮肼暦糯笃鞯脑O(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2017，40（9）：99?103.

[4] 郭安強(qiáng)，劉倩倩，金亞梅，等.寬動(dòng)態(tài)可變?cè)鲆娣糯笃鞯脑O(shè)計(jì)[J].電子與封裝，2015，15（5）：24?27.

[5] 曹慶珊，鄭吳家銳，李碩，等.基于0.18 μm SiGe BiCMOS工藝的25 Gb/s寬帶可變?cè)鲆娣糯笃鱗J].半導(dǎo)體光電，2021，42（6）：799?802.

[6] SHARFUDDIN A S， SCHUMACHER H. A 18～33 GHz variable gain down?conversion mixer in 0.13 μm SiGe： C BiCMOS technology [C]// 2021 Austrochip Workshop on Microelectronics （Austrochip）. Linz， Austria： IEEE， 2021： 9?12.

[7] 羅陽(yáng)，欒艦，周磊，等.用于寬帶任意波發(fā)生器的可變?cè)鲆娣糯笃鱗J].電子與封裝，2023，23（2）：54?59.

[8] AMENDOLA G， BOCCIA L， CENTURELLI F， et al. Compact E?band I/Q receiver in SiGe BiCMOS for 5G backhauling applications [J]. IEEE transactions on circuits and systems II： express briefs， 2021， 68（9）： 3098?3102.

[9] PREISLER E. A commercial foundry perspective of SiGe BiCMOS process technologies [C]// 2020 IEEE BiCMOS and Compound Semi?conductor Integrated Circuits and Technology Symposium （BCICTS）. Monterey， CA， USA： IEEE， 2020： 1?5.

[10] KAULBERG T. A CMOS current?mode operational amplifier [J]. IEEE journal of solid?state circuits， 1993， 28（7）： 849?852.

[11] KUMAR T B， MA K， YEO K S. A 7.9 mW 5.6 GHz digitally controlled variable gain amplifier with linearization [J]. IEEE transactions on microwave theory and techniques， 2012， 60（11）： 3482?3490.

[12] WANG Y， MENG F， MA K， et al. Design of a dB?Linear 21.5?to?36 GHz 6?bit RF?VGA with accurate gain control in 0.13?μm SiGe BiCMOS technology [C]// 2022 IEEE International Symposium on Circuits and Systems （ISCAS）. Austin， TX， USA： IEEE， 2022： 3343?3346.

[13] 牛旭，滑育楠，胡善文，等.一款新型基于推挽式結(jié)構(gòu)的射頻功率放大器[J].電子器件，2010，33（6）：696?699.

作者簡(jiǎn)介：張" 瑜（1999—），女，河南鄭州人，在讀碩士研究生，研究方向?yàn)樯漕l/模擬集成電路設(shè)計(jì)。