一種采用斜波比較的精細步進延時系統

摘" 要： 為了實現高頻信號在欠采樣條件下的波形重構，步進延遲脈沖信號的產生成為順序等效時間采樣技術用于觸發取樣系統進行高頻信號采樣的關鍵。為此，對精細延時方法進行研究，采用斜波比較的方法設計了一種精細步進延時系統，該系統基于微波三極管的開關特性，結合恒流源、充放電電路、高速電壓比較器以及可編程DAC產生可調步進延遲時間的觸發序列。對該系統進行仿真分析以及實驗測試。實驗結果表明，電容放電的線性區域下降沿時間為10 ns，幅度為4～7 V，與DAC比較后輸出延遲脈沖的步進范圍為10 ns，單位步進延遲精度可達1 ps。該斜波比較精細步進延遲系統可應用于取樣示波器、矢量網絡分析儀等測試儀器中，實現通信、雷達等信號探測與分析，對于高頻信號的獲取與分析具有重要意義。

關鍵詞： 高頻信號； 波形重構； 等效時間采樣； 高精度步進延遲； 斜波比較； 微波三極管

中圖分類號： TN710?34； TN78" " " " " " " " " " " 文獻標識碼： A" " " " nbsp; " " " " " 文章編號： 1004?373X（2025）03?0155?06

Precision step delay system employing ramp comparison method

WEI Chenbo1， 2， ZHANG Minjuan1， 2， HU Yuanyuan1， 2， LIU Wenyan1， 2， WANG Xuyang1， 2

（1. School of Information and Communication Engineering， North University of China， Taiyuan 030051， China;

2. Research Institute of Frontier Interdisciplinary Sciences， North University of China， Taiyuan 030051， China）

Abstract： In the process of achieving waveform reconstruction of high?frequency signals under the condition of undersampling， the generation of step delay pulse signals becomes critical for the sequential equivalent time sampling technique used in triggering sampling systems for high?frequency signal acquisition. Therefore， this paper strives to study the method for precise delay. The ramp comparison method is used to design a precision step delay system. On the basis of the switching characteristics of microwave transistors， this system integrates constant current sources， charge?discharge circuits， high?speed voltage comparators and programmable DAC to generate trigger sequences with adjustable step delay times. The system underwent simulation analysis and experimental testing. The experimental results demonstrate that the linear region of capacitor discharge has a falling edge time of 10 ns and an amplitude of 4～7 V. After the comparison with DAC， the step range of the output delay pulse is 10 ns， with a unit step delay accuracy of 1 ps. The precision step delay system based on ramp comparison can be applied in instruments such as sampling oscilloscopes and vector network analyzers， which enables communication and radar signal detection and analysis. To sum up， the proposed system is of significant importance for acquiring and analyzing high?frequency signals.

Keywords： high?frequency signal; waveform reconstruction; equivalent time sampling; high?precision step delay; ramp comparison; microwave triode

0" 引" 言

信號測試與表征是現代移動通信、光纖通信等高速通信中的必備環節，其中，高帶寬測量設備是確保通信系統性能和可靠性的關鍵技術之一。伴隨著光電信號頻率的逐漸提高，USB 4.0和雷電3/4在商業和工業通信中實現40 Gb/s的理論傳輸速度，PCIe 5.0單通道傳輸速率達到64 Gb/s，光接入網中的數據傳輸速率正在由100 Gb/s向400 Gb/s、800 Gb/s乃至1 Tb/s的方向發展。在信號頻率逐步提高的過程中，瞬態特性也會愈發明顯，邊緣陡度處于各個數量級之間會存在著較大的差異，信號的完整性難以得到保障，其攜帶的數據會受到各種因素干擾，進而導致傳輸過程中信息缺失等問題[1]。

隨著信號的傳輸速率及帶寬向更快、更高趨勢發展，故現有信號測量表征設備與技術亟待提高，僅依靠模數轉換器（Analog to Digital Converter， ADC）對信號進行連續實時采集，采樣速率、信號帶寬指標均難以進一步提升，且性能提升成本非常高[2]。等效時間采樣技術能以較低的采樣率[3]對高頻信號進行取樣分析，該原理的核心技術就是在外部時鐘的驅動下實現精細步進延遲觸發，并在延遲序列邊沿進行低速采集。精細延遲技術在探地雷達、穿墻雷達、取樣示波器和時域反射儀（TDR）中的特殊觸發和基于時間的測量中被廣泛應用。如取樣示波器采用順序等效時間采樣技術對被測信號進行采樣[4]，由于信號具有周期性，可根據這個特性在時域內通過采樣將模擬信號的頻率從高頻變為低頻，然后再由低速模/數轉換器（ADC）對模擬信號進行相對實時采樣，使其以較低的采樣速率對高頻信號進行采樣，不僅有較高的帶寬，還克服了對A/D轉換器轉換速率的限制[5]，但也帶來了如何實現高帶寬的取樣門電路及在取樣門打開的情況下如何實現高精度步進延遲脈沖的問題[6]。

在等效時間采樣技術中，能夠采用斜波比較法、可編程延時法以及步進相移法獲得步進延遲脈沖，斜波比較法借助高速比較器對快斜波與慢斜波的電壓進行對比，從而達到比較器的翻轉條件并產生延遲脈沖，然而，由于比較器本身并非理想運放，其開環增益有限并且存在線性響應區域，這導致產生的延遲脈沖并非完全位于電壓變化的理想交叉點，而是出現在電壓翻轉的某一范圍內；可編程延時法所需的延遲芯片造價高且數量有限[7]，在實現大延遲量時，需將多個芯片串聯起來，輸出信號電平復雜[8]；步進移相法產生步進延遲取樣脈沖的關鍵技術在于DDS的相位調諧分辨率以及D觸發器的工作帶寬，電路系統比較復雜，整機系統擁有較大的固有噪聲以及固有抖動，取樣脈沖信號的延遲精度無法低于10 ps。為此，本文研究了一種有效的斜波式步進延遲系統，以電阻、電容、微波三極管等組成的分立式元件為基礎，比較器由兩個微波三極管組成的具有開關特性的差分放大器代替[9]，加上恒流源和充放電電容電路共同構成能夠產生步進延遲的電路，實現步進延遲量為1 ps。

1" 精細延遲觸發電路工作原理

1.1" 順序等效采樣原理

順序等效采樣是以時間為順序依次進行采樣，具有重構算法更加簡化、信號重構更加準確、系統響應時間更短的特點[10]。順序等效采樣示意圖如圖1所示，圖中的外部時鐘信號作為觸發信號與被測信號同步，且周期為被測信號的整數倍，以系統啟動后到來的第一個觸發信號為起始點進行采樣，得到該采樣點處的幅值信息，在隨后的每一個觸發信號到來時，每次采樣的時刻相比上一次采樣時刻都有一段相同的延遲增量，以此類推，一旦收集了足夠的采樣點以覆蓋信號的整個周期，通過上位機就可重構出被測信號的波形[11]。上位機可以通過設定時基刻度和采樣點數來控制每一次觸發后的延時增量，每一次觸發之后，延時增量越小，則在一個周期中被測量的信號收集的點數就越多，收集的波形承載的信息也就越精確[12]。

1.2" 斜波比較步進延遲原理

快慢斜波比較產生步進延遲脈沖原理如圖2所示。外部時鐘信號作為觸發脈沖，快斜波電路由觸發脈沖進行驅動，并產生與觸發脈沖相同頻率的快斜波信號[13]。慢斜波信號由FPGA配置DAC產生固定線性增量的階梯電壓。在等效采樣方法中，步進延遲脈沖的產生依賴于高速比較器對快斜波信號和慢斜波信號的比較。當快斜波信號的下降沿達到慢斜波信號的幅度時，高速比較器將反轉并輸出步進延遲脈沖信號。這個延遲脈沖信號從首個觸發脈沖到來時開始形成，并且在整個步進延遲時間窗內逐漸升高。隨著慢斜波信號幅度的遞減，與觸發脈沖相比，輸出的步進延遲脈沖信號延遲時間增加。

精細步進延遲系統的設計采用了斜波比較延遲原理，其構成框圖及原理圖如圖3和圖4所示。斜波步進延遲框圖由等效開關K、恒流源、充電電容、高速比較器以及數/模轉換器（DAC）組成。斜波步進延遲工作過程為：啟動延時觸發脈沖作為輸入信號，經過整形電路觸發開關K，當觸發脈沖處于低電平時，K斷開，恒流源開始給[C]進行充電；當觸發脈沖為高電平時，K閉合，[C]對地放電。在放電過程中，電容上的電壓呈線性減少，比較器比較VCT（快斜波電壓）與DAC輸出的VSR（慢斜波電壓），當VCT的電壓達到VSR時，比較器發生翻轉并輸出步進延遲脈沖信號，相對于啟動延時的觸發脈沖信號而言，比較器輸出的延遲脈沖信號具有一定的相位差。通過改變電壓跟隨器的參數，可以調節延遲脈沖的幅值大小。

設最大可編程時間為[tmax]，DAC是[n]位，則單位步進延遲量[φ]為：

[φ=tmax2n-1] （1）

當DAC的編程數字量為[A]，則延時范圍[tA]為：

[tA=A?φ=A?tmax2n-1] （2）

DAC可編程電壓范圍為[Vmin～Vmax]，步進延遲最大時間[tmax]由[Vmax]決定，[Vmin]確定步進延遲的起始點。電容的充放電斜率與[Δt]成反比，VSR電壓越高，步進延遲量越大，實際樣本數量越多。

2" 精細步進延遲系統設計

2.1" 電容放電線性區及步進延遲量分析

在充放電電路中，由于電容放電過程是非線性的，特別是在電荷快要放空時，放電過程會逐漸變得非線性。這種非線性特性會導致DAC輸出的步進延遲量在不同數字量區域變化不均勻。因此，需要確定電容放電的近似線性區域，并確保在該區域內，DAC單位數字量變化引起的步進延遲量變化是均勻的。

設恒流源對電容充電的滿電電壓為[V1]，則放電過程中電容電壓[Ut]隨時間的變化規律為：

[Ut=V1*e-tτ] （3）

式中[τ]為時間常量。

將[Ut]在某點[t0]處展開為泰勒級數，得：

[Ut=Ut0+Ut0t-t0+12！Ut0t-t02+…] （4）

由式（4）可知，[Ut]的變化趨勢主要由第一項直流分量和第二項一階導數分量決定。而一階導數項表示[t0]處的斜率，故可用切線法確定線性區域[14]。設在線性域的兩端電壓為[Va]和[Vb]，對應的時間點為[ta]和[tb]，[ΔV=Va-Vb]，[Δt=tb-ta]，DAC的數字量為[A]，位數為[n]，可以得出：

[ΔVΔA=Vmax2n-1] （5）

由式（5）可推導出：

[ΔA=2n-1?ΔVVmax] （6）

式中：[Vmax]為DAC的滿量程輸出電壓值；[ΔA]為對應[ΔV]下的數字量。因此，單位步進延遲量為：

[φ=ΔtΔA] （7）

2.2" 電路設計

電路結構根據對斜波步進延遲原理以及電容放電線性區的分析進行設計，所設計的電路由微波三極管作等效開關[15]、恒流源、充電電容、DAC以及差分比較器共同構成。將所設計的電路分為兩部分進行分析：一部分為快斜波信號產生電路圖；另一部分為DAC和比較器電路圖。

快斜波信號產生電路圖如圖5所示，輸入信號為50 kHz的脈沖信號，[C1]、[R2]、[R3]和[R4]組成的電路結構有助于改進開關Q1的輸入信號使其達到飽和效果。當輸入脈沖處于低電平時，電阻[R4]下拉[T1]基極上的電平，可以加速三極管的關斷，根據此方法，快速斜波產生的速度更快；[C1]與[R2]進行串聯，有助于減少快速斜波啟動脈沖過沖和振鈴。開關Q1的選擇需要根據電路參數讓其工作在飽和區，低阻值[R5]、[R7]跟輸入電路[R2]一樣用來限定快速斜波電壓啟動階段的振鈴。恒流源電路由Q2、[D3]、[R8]、[R9]和[R10]構成，選用擊穿電壓為3.6 V的穩壓二極管，可以保證整個電路的熱穩定性，因為該穩壓二極管的溫度系數與Q2的PN結非常相近，[R8]可以減小Q2結電容對充放電電容[C2]的影響。D1、D2、[R6]構成的電路可以限制[C2]充電的最高電壓，過高的VCT電壓可能會導致三極管Q2、比較器和輸出電路中Q3、Q6的B?E結擊穿，需要很長的時間才能恢復到穩定狀態。

DAC和比較器電路圖如圖6所示。在Q3、Q4中比較了快斜波（VCT）和慢斜波（VSR）的電壓，三極管發射極由Q5、D4、[R14]等器件組成的電流源電路偏置，通過偏置電流源，可以使輸出信號的工作點固定在某一特定值附近，避免工作點漂移，使輸出信號更加穩定。此外，采用可控精密穩壓源D4，可確保電路具有良好的熱源穩定性。調節差分比較器的電源電壓為+10.5 V來滿足以Q6、D5構成的電壓跟隨器的輸入閾值要求，通過調節Q6、D5的參數，可對步進延遲脈沖進行幅值調節。DAC部分由FPGA控制芯片AD5764生成慢斜波信號（VSR）。

3" 實驗驗證與數據分析

3.1" 電路仿真與分析

在仿真電路中，微波三極管Q1、Q3、Q4選擇高性能MMBT4401，Q2選用BF812，電容[R7]的大小為1 pF，在仿真過程中，利用參數掃描法，設置4～7 V的模擬電壓，采樣點數為10代替DAC模塊，電路仿真波形如圖7所示。由仿真結果可以看出，當輸入脈沖由低電平到高電平時，Q2開關閉合，電容經過放電產生下降的波形，從高電平到低電平時，Q2開關打開，恒流源對電容進行充電產生上升波形。當設置的模擬電壓越大，與快斜波比較的電壓值越高，比較后產生的步進延遲信號的延遲量就越大，所以通過改變DAC的電壓值，可以對步進延遲脈沖信號的延遲范圍和延遲時間做出改變。

圖8為FPGA的在線邏輯分析儀模擬DAC產生慢斜波（VSR）的結果，采用的DAC位數為16，數字量為65 536，可模擬電壓范圍為-10～10 V，根據快斜波范圍，設計的慢斜波的幅值范圍為1～7 V，對應的數字量為36 044～52 428，FPGA通過檢測所給時鐘的上升沿進行計數，每次加1，當計數達到52 428時，重置為36 044，以此類推，就可得出鋸齒形的慢斜波。

3.2" 實測驗證

為了驗證所設計電路的性能，對設計的步進延遲脈沖產生電路進行測試，搭建的硬件測試平臺如圖9所示。電路板為設計的斜波比較電路實物，采用兩個模擬電源對電路板進行供電，通過信號發生器產生啟動延時觸發脈沖信號，使用采樣率為20 Gsa/s、帶寬為4 GHz的示波器（RT02044）對產生的延時信號進行測量。

斜波比較電路作為等效采樣的關鍵，其步進延遲脈沖延時范圍、邊沿時間及幅值是重要的分析參數。使用信號發生器產生50 kHz、0～3.3 V、占空比為20%的正弦波作為輸入脈沖，經過整形電路后電壓可達三極管的關斷電壓如圖10a）所示，在電容[C2]點測量的快斜波幅值為0～7.4 V、邊沿27 ns，由于存在非線性區，根據電容放電區域的線性分析，線性區域幅值為4～7 V，邊沿可達10 ns；圖10b）顯示DAC的輸出引腳的慢斜波與仿真結果一致，周期為100 ms；圖10c）表示步進延遲脈沖信號，以50 kHz的輸入脈沖為同步參考，將其上升沿作為觸發條件，在示波器余輝模式下，從示波器的時域上分析，最終步進延遲脈沖信號相對于初始相位依次位移10 ns，即動態延遲范圍為10 ns，輸出幅值為-1～0 V。

采用的DAC芯片為16 bit，根據快斜波的線性區域范圍4～7 V，可得[ΔV]=3 V，[Δt]=10 ns，代入式（5）得[ΔA]=9 830，故由式（7）可計算出所設計電路的單位步進延遲量[φ]≈1 ps。

4" 結" 論

精密延遲觸發電路為了實現寬動態范圍和高分辨率取樣脈沖延遲，引入了快斜波和慢斜波比較的方法。快斜波和慢斜波分別由微波三極管關斷控制電容充放電和DAC產生，經過由差分放大電路作比較器輸出步進延遲脈沖。

測量結果表明，步進延遲脈沖的動態延遲范圍和單位步進延遲量可以達到10 ns和1 ps。若想改變延時范圍，需要調整充電電容的電容值或者改變DAC的編程幅值。本次設計的精密步進延時觸發電路可應用于取樣示波器電路，實現寬帶射頻信號的采樣。

注：本文通訊作者為衛晨博。

參考文獻

[1] 王超.10 GHz寬帶信號時域獲取技術的研究與實現[D].成都：電子科技大學，2019.

[2] 蔣俊.基于信息熵的實時信號測量技術及其應用研究[D].成都：電子科技大學，2017.

[3] LI H T， LI B K， Lü Z J， et al. Research on a step delay method in sequential equivalent time sampling （ETS） [J]. Review of scientific instruments， 2022， 93（11）： 114708.

[4] 邱渡裕.寬帶等效取樣示波器關鍵技術研究[D].成都：電子科技大學，2015.

[5] YANG K J， WEI W T， SHI J L， et al. A fast TIADC calibration method for 5GSPS digital storage oscilloscope [J]. IEICE electronic express， 2018， 15（9）： 20180161.

[6] TANKELIUN T， ZAYTSEV O， URBANAVICIUS V. Hybrid time?base device for coherent sampling oscilloscope [J]. Measurement science review， 2019， 19（3）： 93?100.

[7] 余甜.皮秒級可編程精密延遲觸發及同步采集技術研究[D].太原：中北大學，2023.

[8] CHEN Z Y， WANG X H， ZHOU Z W， et al. A simple field programmable gate array （FPGA） based high precision low?jitter delay generator [J]. Review of scientific instruments， 2021， 92（2）： 024701.

[9] 孔令茹.微波液體探測裝置中的回波信號等效采樣技術研究[D].南京：東南大學，2019.

[10] 程亞昊.取樣示波器同步觸發延時系統設計[D].太原：中北大學，2022.

[11] 李子桐.取樣示波器精密時基模塊技術研究[D].太原：中北大學，2020.

[12] 姚鼎一，景寧，張敏娟，等.一種可調延時超窄脈沖觸發序列產生技術[J].電子技術應用，2024，50（1）：50?54.

[13] GU J， ZHAN H Q， YANG H Y， et al. Design of guided wave radar level meter based on equivalent time sampling [J]. IEEE computer society， 2013， 2： 139?142.

[14] 沈紹祥，馮煒，紀奕才，等.TDR波形傳輸時間的切線法判定與實現[J].科學技術與工程，2009，9（24）：7537?7541.

[15] 程院蓮，劉修泉.基于Multisim12的晶體三極管開關電路應用研究[J].電子制作，2016（7）：13?15.