差分傳輸線的端接技術研究及仿真

摘 要：針對PCB中差分信號傳輸過程中出現的信號反射問題，通過ADS仿真軟件，分析了多種端接方式，達到了改善反射的目的。仿真結果表明，傳統的端接方式可以減小差分信號的反射，提高電路性能，若電路中存在對共模信號敏感的器件，則需要使用T型和Π型拓撲的端接方式同時端接差分信號和共模信號。

關鍵詞：信號完整性；差分信號；端接技術

中圖分類號：TN811" " 文獻標志碼：A" " 文章編號：1671-0797（2025）04-0088-05

DOI：10.19514/j.cnki.cn32-1628/tm.2025.04.022

0" " 引言

電子系統正朝高速化和高密度化方向發展，這給高速信號的傳輸能力帶來了更大的挑戰，信號完整性問題日益凸顯[1]。得益于優秀的抗干擾能力，差分傳輸線已經被廣泛應用于高速信號的設計中。但差分信號由于阻抗不匹配及不對稱因素產生的差分信號和共模信號的反射，會引起信號完整性問題和電磁干擾問題。減小反射的常用方法是在差分對末端進行端接[2]。本文針對高速印制電路板（Printed Circuit Boards，PCB）中存在的差分傳輸線反射問題，分析差分信號的傳輸原理及端接方法，通過仿真分析對比了多種差分線端接方法的效果。

1" " 差分傳輸線

1.1" " 差分傳輸線的基本概念

差分傳輸線是一對具有相似電氣特性的單體傳輸線，通過相互耦合的方式進行信號傳遞。差分信號的驅動條件是兩條信號線傳輸互補的信號，其中一條傳輸1 bit，另一條傳輸反向的互補信號。傳輸線的對稱是差分傳輸線關于傳輸特性的基本要求，傳輸線之間的耦合對傳輸的抗干擾能力起到關鍵作用。接收端的差分接收器檢測兩條傳輸線之間的電壓差，就能夠恢復出差分信號：

Vdiff=V1-V2

式中：Vdiff表示差分信號；V1、V2分別表示兩條傳輸線上的電壓。

傳輸線上除了差分信號，還存在共模信號，共模信號用兩條傳輸線上的平均電壓表示：

式中：Vcomn表示共模信號；V1、V2分別表示兩條傳輸線上的電壓。

在理想狀態下，普遍認為共模信號不會發生變化，且不攜帶任何信息，所以不會對系統的信號完整性產生任何影響。然而在實際PCB設計中，差分傳輸線的設計存在不對稱，可能會使共模信號出現大量的高頻分量從而引發共模噪聲，造成信號完整性問題和電磁干擾[3]。

1.2" " 差分傳輸線的阻抗表征

對于差分傳輸線來說，存在能夠沿差分對無失真傳播的兩種信號電壓，分別對應差分對的兩種特殊狀態，稱之為奇模和偶模。當差分對中的兩條傳輸線受到幅度相等且方向相反的信號驅動時，系統處于奇模狀態；相反，當兩條線路被幅度相同的單一信號驅動時，系統處于偶模狀態。這兩種模式都能確保信號在傳輸線中無損傳播，但各自具有獨立的阻抗匹配要求和信號傳播速率。

當傳輸線傳輸差分信號時，差分對被驅動為奇模狀態，此時每根信號線的特性阻抗被稱為奇模阻抗。差分阻抗是每根信號線與公共返回路徑之間阻抗的串聯，其值為奇模阻抗的2倍，則差分阻抗可以表示為：

Zdiff=2Zodd

式中：Zdiff表示差分阻抗；Zodd表示奇模阻抗。

當傳輸線傳輸共模信號時，差分對被驅動為偶模狀態，此時每根信號線的特性阻抗被稱為偶模阻抗。共模阻抗可以通過并聯每條信號線的特性阻抗得到：

式中：Zcomn表示共模阻抗；Zeven表示偶模阻抗。

在進行電路板設計時，阻抗控制是極其關鍵的環節，它直接關系到信號傳輸的穩定性。阻抗的突變會導致信號反射，從而引起信號波形出現過沖和振鈴現象。過沖、振鈴現象都含有大量且豐富的諧波成分，這對整板的電磁兼容性有很大的不良影響。

2" " 差分傳輸線的端接

當差分信號傳輸至差分線的開路末端時，將感受到巨大的阻抗從而導致信號發生反射，若不對反射進行處理，很可能引起過量的噪聲，影響信號質量。在傳輸線的末端設計與傳輸線的特性阻抗相匹配的電阻性阻抗是抑制反射的常用方法之一，這種方法就是端接。

如上節所述，差分阻抗是每根信號線與公共返回路徑之間阻抗的串聯，傳統的差分端接方式是在兩條傳輸線之間跨接一個阻抗匹配的電阻器。但是由于共模信號在兩條傳輸線上的電壓相同，所以其并不會感受到這個電阻。共模阻抗是每條信號線與返回路徑之間阻抗的并聯，共模阻抗端接的方式是分別在每條信號線與返回路徑之間接入電阻器。差分傳輸線處于緊耦合狀態時，差分阻抗就沒有被端接。

T型端接和Π型端接可以做到同時端接差分信號和共模信號，其結構如圖1所示。

Π型端接的拓撲結構可以使差分信號和共模信號在傳輸線末端感受到的等效阻抗分別等于差分阻抗和共模阻抗，共模等效阻抗為：

針對Π型端接，當差分傳輸線處于松耦合狀態時，R1為無窮大，相當于開路，R2為單根傳輸線的特性阻抗，Π型端接就相當于在兩條傳輸線末端分別接一個電阻器。當差分傳輸線耦合度增大時，R2的值需要根據偶模特性阻抗而增大，同時為了匹配差分阻抗，需要在兩條傳輸線之間接入大阻值的R1。

在T型端接的拓撲結構中，差分信號在傳輸線末端感受到的等效阻抗為：

針對T型端接，當差分傳輸線處于松耦合狀態時，R2的值為零，相當于在兩條傳輸線之間接入阻值為兩倍R1的電阻。當差分傳輸線耦合度增大時，為了匹配減小的差分阻抗和增加的共模阻抗，需要減小R1的值，增大R2的值。

3" " 仿真設置及結果分析

3.1" " 仿真參數設置

端接技術的仿真采用ADS仿真軟件，建立三層PCB差分帶狀線走線模型，疊層結構依次為地層（GND）、信號層（SIGNAL）、地層（GND），板材選用TU-752，具體疊層信息如表1所示。

仿真參數設置為：傳輸線長度為2 000 mils，奇模阻抗為50 Ω，偶模阻抗為58.5 Ω，信號源頻率為333 MHz，上升時間0.1 ns，驅動端輸出極性相反、振幅為1 V的差分信號。

3.2" " 仿真結果及分析

不對稱走線會導致差分信號向共模信號轉換，即共模信號發生波動，不對稱差分傳輸線的拓撲結構和仿真結果如圖2所示。圖2（b）左差分信號為實線，共模信號為虛線；圖2（b）右單端信號v1為實線，單端信號v2為虛線。仿真結果可以觀察到波形由于反射發生了畸變，出現了嚴重的過沖和振鈴現象。

在上述傳輸線模型的基礎上加入4種端接技術后的仿真結果如圖3所示。

根據圖3（b）可得，信號經過差模端接之后波形得到改善，但單端信號和共模信號改善不明顯，共模信號的過沖達到了157 mV，因此這種端接方式適合對共模信號不敏感的應用。根據圖3（d）可得，差分信號、共模信號以及單端信號都有了一定程度的改善，效果與耦合程度有關，但差分信號依然存在反射。根據圖3（f）、圖3（h）可得，T型和Π型端接可以同時改善差分信號、共模信號以及單端信號，效果較為理想，差分信號過沖為30 mV，共模信號過沖在40 mV。

4" " 結束語

高速電路設計是復雜的過程，設計者可以利用仿真工具采用仿真手段對信號完整性問題進行優化。本文針對PCB中差分信號傳輸過程中出現的信號反射問題，通過ADS仿真軟件，分析研究了多種端接方式，達到了改善反射的目的。傳統的端接方式可以減小差分信號的反射，提高電路性能，若電路中存在對共模信號敏感的器件，則需要使用T型和Π型拓撲同時端接差分信號和共模信號。

[參考文獻]

[1] 朱圓圓.基于差分高速信號的完整性分析及應用[D].上海：上海交通大學，2016.

[2] 秦德淳，陳雷，蒲有珠.基于信號完整性分析的阻抗匹配問題研究[J].科學技術與工程，2008，8（4）：1052-1055.

[3] 丁同浩，李玉山.傳輸線耦合下的差分對共模特性分析[J].儀器儀表學報，2011，32（7）：1485-1492.

收稿日期：2024-10-21

作者簡介：王軒宇（1998—），男，浙江杭州人，助理工程師，研究方向：信號完整性。