ＭＡＸ＋ｐｌｕｓⅡ原理圖輸入設(shè)計法簡介
2005-04-29 00:44:03李文彬楊孟祥
電子世界 2005年6期
關(guān)鍵詞：設(shè)計
李文彬 楊孟祥
MAX+plusⅡ可編程邏輯開發(fā)軟件是Altera公司為其FPGA/CPLD芯片設(shè)計的集成化開發(fā)工具，設(shè)計者不需要精通器件內(nèi)部的復(fù)雜結(jié)構(gòu)，可以用自己熟悉的設(shè)計工具（如原理圖輸入或硬件描述語言）建立設(shè)計，把設(shè)計自動換成最終所需的格式。其設(shè)計速度非常快，對于一般幾千門的電路設(shè)計，使用該軟件，從設(shè)計輸入到器件編程完畢，用戶拿到設(shè)計好的邏輯電路，大約只需幾小時。設(shè)計處理一般在數(shù)分鐘內(nèi)完成。特別是在原理圖輸入等方面被認(rèn)為是易使用、人機(jī)界面友善的開發(fā)軟件，特別適合初學(xué)者使用。
猜你喜歡
河北畫報(2020年8期)2020-10-27 02:54:06
現(xiàn)代裝飾(2020年7期)2020-07-27 01:27:42
流行色(2020年1期)2020-04-28 11:16:38
電子制作(2019年19期)2019-11-23 08:41:36
電子制作(2019年15期)2019-08-27 01:11:50
電子制作(2019年7期)2019-04-25 13:18:16
藝術(shù)啟蒙(2018年7期)2018-08-23 09:14:18
海峽姐妹(2017年7期)2017-07-31 19:08:17
Coco薇(2017年5期)2017-06-05 08:53:16
商周刊(2017年26期)2017-04-25 08:13:04
