基于ＤＳＰ的擴頻通信系統

摘要：本文介紹了基于DSP的高速擴頻通信系統的構成，詳細討論了系統構成中的關鍵技術問題，并給出了具體解決方案。

關鍵詞：擴頻；PN碼；DSP；交織／解交織

概述

擴頻通信(spread Spectrum Communication)作為一種新型的通信體系，是通信領域的一個重要發展方向。它是用PN碼對傳輸的信息進行調制，將其頻譜擴展后再傳輸，而在接收端使用相同的PN碼對接收到的信息進行解調，恢復原始信息的一種通信方式。擴頻通信可使信噪比改善10到30多分貝，而且具有抗噪聲、抗干擾、抗衰落、抗多徑能力，可以采用碼分多址實現多址通信，易于多媒體通信組網，具有良好的安全通信能力等諸多優點，已在民用和軍事中被廣泛應用。

PN碼的選取與捕獲

在擴頻通信系統中，PN碼的選取對整個系統的性能影響極大，它直接關系到系統的增益、抗干擾能力、多址容量等重要參數，是系統設計時首先要確定的。在擴頻通信系統中常用的PN碼有以下幾種：

·GOLD碼，它具有最好的自相關特性，而且碼型很多，廣泛應用于碼分多址系統中，它可由兩個m序列碼異或產生；

·m序列碼，即最大長度序列碼，可通過線性反饋移位寄存器產生，以下是幾個常用的本原多項式：

N=4：Gl=l+x+x⁴

N=6：GI=I+x+x⁶

N=8：G1=l+x²+x³+x⁴+x⁸

N=10：GI=I+x³+x¹⁰

·巴克碼，例如11位巴克碼是10110111000，13位巴克碼是1111100110101；它多用于短距離高速通信系統；

·C／A碼，是一種改良的GOLD碼，長度為1023，產生的兩個多項式是：

Gl=l+x³+x¹⁰

G2=1+X²+X³+X⁶+X⁸+X⁹+X¹⁰

目前用于全球導航定位系統(GPS)中。

由于GOLD碼的碼型眾多，而且其自相關和互相關特性與生成它的m序列碼一樣，因此在擴頻系統中被廣泛采用，本系統也采用GOLD碼。

PN碼的捕獲一般采用相關法，可以由硬件或軟件完成。在用硬件實現時，可用FPGA做出多個相關器，實現快速捕獲。這里主要討論利用DSP的高速運算能力，軟件實現PN碼的捕獲，使用的方法是滑動相關法(數據區塊滑動相關)。以255序列捕獲為例，捕獲算法采用快速傅里耶變換，每次取255個采樣數據，加O補足256后，進行蝶形運算，找出相關峰的位置，從而完成PN碼的捕獲和解算。在尋找相關峰時，可以序列周期的一半為步長取緩沖區中的數據，可達到快速捕獲的目的。

交織／解交織

在高速擴頻通信系統中，由于數據速率的限制，碼周期不可能選的太長，因此為進一步減小系統的誤碼率，提高系統性能，常利用交織的方法，將突發的錯誤離散化。考慮到DSP的運算能力和系統對實時性的要求，為減小延遲時間，交織深度不宜過大，這里應用的是交織深度固定的矩陣交織／解交織器。

·交織方法如圖1所示。

其中R1－R2表示從第l行變到第2行。

·解交織方法如圖2所示。

系統構成及主要器件性能

本系統主要包括射頻前端、數據采集、數字信號處理、管理控制等部分，如圖3所示。

TMS320VC541 6

TMS320VC5416是TI 54x系列DSP中功能較強的一種定點DSP芯片。它有64K字的數據空間和64K字的程序空間，而且必要時可以復用。由于它的程序區和數據區都很大，因此特別適用于做通信系統的數據處理。片上的外圍設備有6個獨立的DMA控制器，3個多用途緩沖串行口(McBSPs)，以及增強的16位HPI口。

在進行FFT運算以及交織／解交織運算時，需要很大的臨時數據運算緩沖區，本系統占用的DSP數據緩沖區達32k以上，可以說是充分利用了DSP的資源。TMS320VC5416的時鐘頻率可達160MHz，執行一條指令的時間僅需7ns左右，其數據區的訪問在一個時鐘周期內可進行兩次，并且有特別適合進行矩陣運算的并行指令，大大減少了軟件解算的時間。

AD9201

AD9201是一個完整的10位雙通道，20MSPS的CMOS型A／D轉換器，特別為兩個A／D轉換器的匹配應用而優化(例如通信應用中的I／Q信道)。每個ADC的輸入端包含一個采樣保持和輸入緩沖器。不需要外部的緩沖器。單電源工作，具有片上參考電壓源。20M的采樣率和240MHz的輸入帶寬使其既可在窄帶系統中應用也可在擴展頻譜系統中應用。ADC采用多級傳遞體系，保證不出現漏碼。

高速數據采集的設計

在本系統中，設計數據通信速率為9．6Kbps，因此，擴頻后的碼片速率高達3Mbps以上，有大量的數據需要進行實時處理，因此就需要一個高效的數據采集方法，無主機干預的自主采集無疑是一個高效的方法。利用5416的HPI口，采用非復用模式。在數據存儲器中開辟一定大小的數據緩沖區就可以實現此目的，并且這個緩沖區是一個環形的。

存儲器配置：設置數據緩沖區從800H~FFFH(圖4)，共2K字。當寫至C00H、800H時分別輸出中斷信號，便于DSP根據數據更新進度進行計算。當然也可以設置更大的數據緩沖區(依器件的容量而定)。緩沖區中的數據放置情況是：路數據和Q路數據交替放置，在取數計算時要隔字取數。圖5示出高速數據自動采集的電路硬件圖。

結語

高速數據自動采集的電路硬件圖

基于DSP的高速擴頻通信系統，不但結構緊湊，而且充分發揮了DSP的數據處理能力，具有較高的性能價格比。通過本系統在某通信系統中的應用，取得了良好的效果。