Ｘｉｌｉｎｘ ＤＳＰ開發(fā)工具

舊繞著Xilinx公司FPGA的用途，Xilinx主要由三類開發(fā)工具：邏輯、DSP與處理器(如圖1)。這里主要介紹一下DSP開發(fā)工具。

最近，Xilinx新發(fā)布的Spartan DSP，旨在吸引熟悉軟件的系統(tǒng)工程師。過去他們主要依賴DSP(數(shù)字信號(hào)處理器)完成工作，現(xiàn)在則面臨傳統(tǒng)數(shù)字信號(hào)處理器不能處理的性能障礙。

對(duì)于典型的面向軟件的DSP工程師來說，F(xiàn)PGA顯得非常復(fù)雜。為解決這一問題，Xilinx為這些工程師提供了方便易用的DSP設(shè)計(jì)功能。在思路上，標(biāo)準(zhǔn)的DSP編程人員可能并沒有太轉(zhuǎn)向FPGA，他們?nèi)匀幌Ｍ肅語言為軟件驅(qū)動(dòng)的DSP處理器編寫(或重新應(yīng)用)算法，他們可能還利用MATLAB為算法運(yùn)行建模，以便在開始編碼前保證基本概念正確。

然而，如果他們稍微再熟悉一點(diǎn)硬性知識(shí)，就可以使用Simulink利用對(duì)硬件更友好的模塊來組裝其算法，并將數(shù)據(jù)運(yùn)算從浮點(diǎn)轉(zhuǎn)向更高效的定點(diǎn)表示。對(duì)于這些具有前瞻思想的設(shè)計(jì)人員，目前的FPGADSP設(shè)計(jì)工具已經(jīng)提供了一些可行的途徑。利用這些工具和方法，不需要太多的硬件知識(shí)和經(jīng)驗(yàn)，就可以從利用Simulink對(duì)算法進(jìn)行建模開始，順利獲得可在FPGA上工作的硬件設(shè)計(jì)。

Nilinx的DSP工具是分層的，包括Plat-form Studio/EDK(嵌入式開發(fā)套件)、SysGen以及AccelDSP等人門工具。根據(jù)是從Simulink還是MATLAB開始設(shè)計(jì)，以及項(xiàng)目是否更偏重于嵌入式系統(tǒng)，可以從這些工具中選擇合適的工具。Xilinx的標(biāo)準(zhǔn)ISE(集成軟件環(huán)境)是一個(gè)工具集成環(huán)境，系列DSP專用的IP，如FFT、FIR濾波器、DUC、DDC和CFR可以用于許多通用DSP設(shè)計(jì)。同時(shí)，Xilinx及其第三方合作伙伴還提供多種開發(fā)板和支持工具，包括定價(jià)為1095美元的Spartan-3ADSP開發(fā)板。

System Generator(Sysgen)

System Generator使得不使用VHDL或Verilog的DSP系統(tǒng)和算法開發(fā)人員能夠利用MathWorks公司的MATLAB和Simulink完成設(shè)計(jì)。一旦浮點(diǎn)建模完成，設(shè)計(jì)人員就可以利用精確到位和時(shí)鐘周期的Xilinx模塊組完成映射，自動(dòng)生成HDL/RTL、網(wǎng)表或者完整的XilinxFPGA位流。最后，設(shè)計(jì)人員可以從Simulink環(huán)境中利用大帶寬硬件協(xié)同仿真在實(shí)際的FPGA上驗(yàn)證和調(diào)試設(shè)計(jì)。該版本新提供了FIR Compiler2.0，這一參數(shù)化FIR濾波器編譯器擴(kuò)展了此前的版本，增加了針對(duì)多速率濾波器的對(duì)稱參數(shù)優(yōu)化，可將所需要的DSP48資源降低多達(dá)50％。

AccelDSP工具

AccelDSP是支持DSP設(shè)計(jì)人員利用MATLAB開發(fā)算法并綜合成RTL的工具。該工具支持自動(dòng)浮點(diǎn)至定點(diǎn)生成，同時(shí)提供了定點(diǎn)MATLAB和C/C＋＋仿真模型。同時(shí)還提供了算法試探功能，支持工程師在采樣速率、性能和面積之間進(jìn)行折衷平衡，同時(shí)該工具還提供自動(dòng)測(cè)試基準(zhǔn)生成功能。一旦利用AcceIDSP工具生成RTL，就可以創(chuàng)建SystemGenerator庫模塊，供集成到更大的系統(tǒng)中使用。