第二部分：ＦＰＧＡ硬件廠商的工具

Altera設計工具

當前FPGA開發工具的發展趨勢

“工欲善其事，必先利其器。”要做好PLD的設計沒有工具的支持是無法想象的。PLD設計魅力在于此：就像愛因斯坦把質量和速度相結合，得出E＝mc²樣，PLD設計把硬件和軟件相結合，釋放出巨大的能量。展望未來，可以看出FPGA工具有如下發展趨勢：高性能(Performance)和高生產力(Productlv-ity)，當前PLD軟件開發工具都圍繞著這兩個P展開，方便客戶設計，推動整個EDA行業的發展。

Altera FPGA IDE開發工具的特點

PLD設計流程分為設計，綜合，布局布線，驗證，配置芯片，客戶在以下方面面對不同的挑戰：

系統級設計：工程師可以足夠快速地構建系統嗎?軟件工程師可以加速軟件代碼嗎?

功耗管理：系統構架滿足功耗預算嗎?功耗估計可靠嗎?軟件自動優化功耗并達到時序要求嗎?

團隊生產力：不同地域的團隊可以運作設計的項目嗎?時序設計是否最優化?編譯時間有沒減少?

Quartus II軟件是Altera也是業界唯一的一款CPLD、FPGA和結構化ASIC的開發工具。

感受軟件最好的方法就是體驗一把，可以嘗試Quartus II的互動軟件，“Show me，Guide me，Test me”，它可以在Quartus II軟件HELP菜單中TUTORIAL欄中獲得。

Altera的Quartus II中的SOPC Builder，Nios II C2H(Nios II C語言至硬件加速編譯器)，PowerPlay，Teambased Design，IncrementalCompilation，Timequest積極應對上述的挑戰。

SOPC Builder

SOPC Builder工具能夠迅速、輕松的構建并評估嵌入式系統。在建立一個系統時，最耗時的任務是根據系統要求集成大量的組件。SOPC Builder避免了手動系統集成任務，能夠將精力集中在定制用戶邏輯設計上，從而突出系統優勢。

Nios ll C語言至硬件加速編譯器

Nios Il C語言至硬件加速(C2H)編澤器將對復雜的數學邏輯ANSIC函數轉換為FPGA中的硬件加速器，大大提升了軟件性能。對于需要提高其嵌入式軟件性能的軟件工程師而言，硬件加速是非常重要的工具。與通用CPU相比，硬件加速器利用FPGA并行處理結構，在每一個時鐘周期中完成更多的計算操作，將性能提升幾個數量級。

PowerPlay功率分析和優化技術

Quartus II軟件PowerPlay功耗分析和優化技術提供對Stratix Ⅲ可編程功耗技術的支持。利用可編程功耗技術，Quartus II軟件自動對高性能通路進行布線，然后將性能不關鍵的通路設置為低功耗。此外，QuartusII軟件自動將沒有使用的邏輯進行關斷，結果大大降低了總功耗。