一種全差動增益增強型跨導運算放大器

摘 要：設計了一種低電壓全差動增益增強CMOS運算跨導放大器。主運放為一個P管輸入的折疊式共源共柵結構，兩個輔助運放被設計用來提升電路的輸出阻抗和開環(huán)增益。主運放采用了一種改進的開關電容共模反饋電路，有更快的建立時間和更高的精度。電路采用中芯國際(SMIC)0-18 μm混合信號CMOS工藝設計，1-8 V電壓供電，仿真結果表明，運算放大器的開環(huán)直流增益為92-2 dB，單位增益帶寬可達504 MHz。

關鍵詞：跨導運算放大器；增益增強；全差動;開關電容共模反饋

中圖分類號：TN402 文獻標識碼：B

文章編號：1004373X(2008)0507903

A Fully Differential Gain-Boosted Operational Transconductance Amplifier

WU Xiaolei1，GONG Min1，CHEN Lan2

(1.School of Physical Science and Technology，Sichuan University，Chengdu，610065，China;

2.Institute of Microelectronics，Chinese Academy of Science，Beijing，100029，China)

Abstract：A low voltage fully differential gain-boosted CMOS operational transconductance amplifier is designed.The main op amp is a folded-cascode op amp with a pair of PMOS inputs，and two auxiliary op amps are designed to enhance the output impedance and the open loop gain.The main op amp emploies an improved SC-CMFB circuit，which characterizes faster settling time and higher accuracy than the traditional circuit.The OTA is designed in SMIC 0.18μm mixed-signal CMOS technology with 1.8V power supply.The simulation results show that the DC open-loop gain is 92-2 dB and the unity-gain bandwidth is 504 MHz.

Keywords：

OTA;gain-boosted;fully differential;switched-capacitor CMFB

1 引 言

在模擬集成電路設計領域，如在開關電容濾波器、AD轉換器等電路中，運算跨導放大器(OTA)是十分重要的模塊。在運放的設計中，他的各項參數(shù)之間存在著折衷。開環(huán)直流增益和單位增益帶寬(GBW)是兩個重要的參數(shù)，開環(huán)直流增益決定著運算放大器的精度，比如要保證增益誤差在0-01%~0-1%以內，至少需要60~80 dB的低頻增益;GBW則決定著運放的速度。

相對于單端輸出的運放，全差動運放有以下優(yōu)點^[1]：對共模噪聲的抑制；較大的輸出擺幅；消除偶次諧波失真；在開關電容電路中可以通過增加一個開關消除電荷注入效應^[2]。因此盡管全差動運放需要額外的共模反饋(CMFB)電路來穩(wěn)定輸出電壓，但目前高性能模擬電路仍大多采用全差動的工作方式。

在深亞微米設計中，溝道長度調制效應隨著溝道長度的縮短越來越明顯，使得器件的本征增益受到限制，而增益增強技術^[3]可以有效提高運放的增益并且不會影響頻率特性。本文采用增益增強技術，在1-8 V電源電壓下，設計了一種全差動低功耗的運算跨導放大器。采用一種改進的SC- CMFB電路，在不占用更多芯片面積的前提下有更快的建立時間和更高的精度。

2 電路原理與結構

2.1 電路原理與結構

如圖1所示，在兩條共源共柵支路上，輔助運放A1和A2從支路電流取樣，控制M3~M6的柵極電壓，相當于給M3~M6引入了電流串聯(lián)負反饋，由負反饋的理論^[1]可知，這種類型的負反饋將使每條支路輸出阻抗提高A1或A2倍。

在沒有兩個輔助運放A1和A2時，輸出點的阻抗為：

2.2 主運放結構的選擇

目前流行的OTA結構中，套筒結構有最優(yōu)秀的性能，但遺憾的是他的輸出擺幅受限，因此不適用于低電壓設計。折疊共源共柵結構有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平也更容易選取，所以得到了廣泛的應用。本設計主運放采用折疊共源共柵結構，總體電路如圖1所示。

選擇P管使得次極點較遠，有較好的頻率特性，并優(yōu)化了1/f噪聲。另外對于Gain-Boost，后面會看到輔助運放單位增益頻率的選擇也受到主運放帶寬和第一非主極點的限制，P輸入對管兩個極點距離較遠，也使得設計更為方便。

2.3 輔助運放結構

兩個輔助運放也為折疊共源共柵結構，其中A1管輸入共模電平較低，用PMOS作為輸入對管，A2則采用N管輸入。輔助運放的共模反饋電路采用連續(xù)時間共模反饋，因為輔助運放驅動的負載電容較小，為不影響帶寬，開關電容電路勢必需要更小的電容，導致時鐘饋通效應、電荷注入效應更加明顯；另外輔助運放不需要大的輸出擺幅，采用連續(xù)時間共模反饋也能使建立時間更短。輔助運放A1及其共模反饋電路如圖2所示(A2結構與此類似)。

3 電路設計

3.1 開關電容共模反饋

主運放采用開關電容共模反饋，具有大的輸出擺幅并且?guī)缀醪幌撵o態(tài)功耗等優(yōu)點。圖3為一種常用的SC-CMFB結構。

在一些手提及電池供電系統(tǒng)中要求有電源關斷模式以降低功耗，因此開關電容共模反饋的建立時間是重要的，他決定了模擬電路從電源開啟或從關斷模式到激活模式的過渡能否可靠工作。基于以上考慮，本設計采用的一種SC-CMFB電路^[5]，如圖4所示。

SC-CMFB電路何時開始工作取決于C2上的電壓何時建立到Vcm-Vb，圖4所示電路在F1和F2兩個周期都有C1和C2并聯(lián)，給C2充電，理論上講將有比圖3的電路快一倍的建立時間。另外，由于在C2兩旁的時鐘總有相反的相位，當一個開啟時，另一個關斷，使得時鐘饋通效應和溝道電荷注入效應都得到了抑制，C2的值也可選得更小。

開關電容的選取原則：

(1) Ct=C1+C2連到了運放輸出端，這增加了運放的總負載，要求Ct盡量小；

(2) 共模環(huán)路也要求有足夠的帶寬以抑制共模擾動，一般要設為等于或大于差模環(huán)路帶寬的1/2^[4]，這要求Ct不能太小；

(3) C1和C2的比值決定了電壓收斂的速度(C2，C1以及兩旁的開關實際上組成一個SC的一階低通濾波器，輸入為直流電壓Vcm- Vb)，另外選擇C1大于C2還可以減小電荷注入誤差和泄漏電流誤差。

根據(jù)以上規(guī)則，經(jīng)過計算和仿真調整，選擇C1=120 fF，C2=20 fF已能滿足要求。圖5為分別使用圖3和圖4電路的輸出共模電平建立時間仿真圖，兩種結構選擇相同的總電容。時鐘周期為50 ns，圖中可見，改進的SC-CMFB電路有更快的建立時間和更理想的穩(wěn)定電壓值。

3.2 輔助運放設計

在設計輔助運放時必須注意零極點的偶對(doublet)現(xiàn)象，如果偶對出現(xiàn)在系統(tǒng)的-3 dB點以內，則會使系統(tǒng)的建立時間加長。在Gain-Boost中，偶對通常出現(xiàn)在輔助運放的單位增益頻率附近，提高偶對的發(fā)生頻率可以避免他對建立時間的影響，但如果提高到主運放次極點附近時，將會使運放出現(xiàn)不穩(wěn)定。因此輔助運放的設計必須滿足^[6，7]：

βωu≤ωa≤ωp，2

其中β為閉環(huán)系統(tǒng)反饋系數(shù)，ωu為主運放的單位增益帶寬，ωa為輔助運放的單位增益帶寬，ωp，2為主運放第一非主極點頻率。在設計中先假設β=1，這樣對于更低β值也能滿足條件。主運放第一非主極點的位置不好確定，可以選擇輔助運放單位增益頻率略大于主運放的單位增益頻率，根據(jù)仿真結果看是否需要調整或加補償電容。

4 電路仿真

電路采用中芯國際(SMIC)0-18 μm混合信號工藝設計，1-8 V電壓供電，在Hspice中進行仿真驗證，仿真時，負載電容CL取0-75 pF，加上共模反饋電路電容和輸出寄生電容，輸出端總負載電容實際約為1 pF。圖6所示是運放的頻率響應。

運放的低頻增益為92-2 dB，單位增益帶寬為504 MHz，相位裕量為78°。把運放接為單位增益模式，測量出建立時間為4-5 ns(0.1%建立誤差)，壓擺率為530 V/μs。運放的其他一些主要參數(shù)示于表1中。

表1 OTA主要性能參數(shù)

5 結 語

本文對增益增強技術的工作原理進行了分析，并利用0-18 μm混合信號工藝設計了一個全差動跨導運算放大器，采用了一種改進的SC-CMFB電路，有更快的共模電平建立時間和更高的精度。仿真結果表明，在1-8 V電源電壓下可以達到92-2 dB的直流增益、504 MHz帶寬和78°的相位裕量，功耗也僅為3-2 mW。該OTA可用于高速A/D轉換器等領域。

參考文獻

［1］Paul R Gray，Paul J Hurst.Analysis and Design of Analog Integrated Circuits[M].4th Edition，New York: John Wiley Sons，Inc，2001.

［2］畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學出版社，2002.

［3］Bult K，Geelen G.A Fast-Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain[J].IEEE J Solid-State Circuits，1990，25(6):1 379-1 384.

［4］Ojas Choksi，Richard Carley L.Analysis of Switched- Capacitor Common-Mode Feedback Circuit [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing，2003，50(12): 906-916.

［5］Garrity.Common-Mode Output Sensing Circuit[P].U.S.Patent 5894284，April 13，1999.

［6］Mohammad Mahdi Ahmadi.A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications [J].IEEE Transactions on Circuits and Systems-II: Express Briefs，2006，53(3): 169-173.

［7］Mrinal Das.Improved Design Criteria of Gain-Boosted CMOS OTA with High Speed Optimizations [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing，2002，49(3): 204-207.

作者簡介 吳曉雷 男，1982年出生，天津寶坻人，碩士研究生。主要研究方向為深亞微米CMOS模擬集成電路設計。

注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”