基于FPGA的TVP5150控制實現

鄭培秋 董慧穎 張啟東

[摘 要]介紹了視頻輸入處理芯片TVP5150的功能與特點,著重分析了基于EP1C20控制TVP5150的硬件接口及對具有ITU-R BT.656格式的數字圖像數據讀取與處理。

[關鍵詞]EP1C20 TVP5150 數字圖像 ITU-R BT656

[中圖分類號]TN911[文獻標識碼]A[文章編號]1007-9416(2009)11-0006-02

引言

在圖像處理系統的前端,多采用高度集成的視頻解碼芯片實現圖像的采集功能。TI公司的視頻解碼芯片TVP5150以其卓越的性能和高性價比廣泛地得到應用,它能將模擬視頻信號轉換成為符合ITU-R BT.656標準的數字信號,可以很方便的利用FPGA來進行信號處理。本文就是利用EP1C20配置成控制器通過IIC總線控制,設置TVP5150的工作狀態,讀取與存儲標準的數據。

1 TVP5150的基本功能與特點

TVP5150是TI公司的一種可編程視頻輸入處理芯片,采用CMOS工藝。內部包含兩路模擬處理通道,能實現抗混疊濾波、9位A/D轉換、自動箝位、自動增益控制(AGC)、時鐘發生(CGC)、多制式解碼、亮度,對比度,飽和度控制(BCS)和多標準VBI數據解碼等功能。

TVP5150是超低功耗、支持NTSC/PAL/SECAM等格式的高性能視頻解碼器,在正常工作時,它的功耗僅115 mw,并且具有超小封裝(32腳的TQFP),因此非常適用于便攜、批量大、高質量和高性能的視頻產品。它可以接收2路復合視頻信號(CVBS)或1路S-Video信號。通過FPGA配置成的IIC總線控制器設置內部寄存器,可以輸出8位4:2:2的ITU-R BT.656信號(同步信號內嵌),以及8位4:2:2的ITU-R BT.601信號(同步信號分離,單獨引腳輸出)。

2 IIC總線簡介

2.1 IIC總線的基本原理

IIC串行傳輸總線提供了比較完善的總線協議,以二根信號線(雙向數據線(SDA)和串行時鐘線(SCL))實現了完善的全雙工同步數據傳輸,并且接口電路簡單,可以極方便地構成多機系統和外圍器件擴展系統,因而得到了廣泛地應用。

IIC總線備用時SCL和SDL都必須保持高電平狀態,只有關閉IIC總線才使SCL鉗位在低電平。數據傳輸時,在SCL高電平期間SDL必須保持有穩定的邏輯電平狀態,只有在時鐘線SCL為低電平時,才允許數據線上的電平狀態變化。總線上每一幀數據均為一個字節,但啟動IIC總線后,傳送的字節數沒有限制,只要求每傳送一個字節后,對方回應一個應答位。在發送時,首先發送的是數據的最高位,每次傳送開始有起始信號,結束時有停止信號。

2.2 I2C總線信號時序

IIC總線是同步傳輸總線,總線信號完全與時鐘同步。為了保證總線數據的可靠傳輸,對總線上的信號時序做了嚴格的規定,傳輸數據時有起始位(S),終止位(P),發送零及應答位(A),發送1及非應答位(A)。總線信號時序要求如圖1所示。

(1)起始信號(s):在時鐘SCL為高電平時,數據線SDA出現由高電平向低電平變化時,啟動IIC總線。

(2)終止信號(P):在時鐘SCL為高電平時,數據線出現由低到高的電平變化時,將停止IIC總線數據傳送。

(3)應答位信號(A):IIC總線上第9個時鐘脈沖對應于應答位。相應數據線上低電平時為“應答”信號(A),高電平時為“非應答”信號(A)。

(4)數據位傳送在IIC總線啟動后或應答信號后的第1—8個時鐘脈沖對應于一個字節的8位數據傳送。脈沖高電平期間,數據串行轉送,低電平期間為數據準備,允許總線上數據電平變換。

3 FPGA控制TVP5150的硬件接口實現

FPGA具有體系結構和邏輯單元靈活、集成度高以及適用范圍寬等特點。因此利用

FPGA的可編程實現視頻解碼器的控制是非常方便的,能根據所選解碼器的不同編程實現各種功能。FPGA控制解碼器的一般硬件接口如圖2所示。

3.1 標準的BT.656并行數據結構

BT.656并行接口除了傳輸4∶2∶2的YCbCr視頻數據流外,還有行、列同步所用的控制信號。一幀圖像數據由一個625行、每行1728字節的數據塊組成。其中, 23 ～311行是偶數場視頻數據, 336～624行是奇數場視頻數據,其余為垂直控制信號。

SAV和EAV信號有3字節的前導: FF、FF、00;最后1字節XY表示該行位于整個數據幀的位置及如何區分SAV、EAV。XY字節各比特位的含義為最高位為固定數據1;第六位F=0表示偶數場, F=1表示奇數場;第五位V=0表示該行為有效視頻數據,V = 1表示該行沒有有效視頻數據; 第四位H=0表示為SAV信號,H = 1表示為EAV信號;第三位到最低位 P3～P0為保護信號,由F、V、H信號計算生成; P3 =V異或H; P2 = F異或H; P1 = F異或V; P0 = F異或V異或H。

3.2 TVP5150控制器在FPGA中的實現

根據BT.656的數據結構特點,利用內嵌信號EAV、SAV產生控制信號剔除完整幀中的無效的消隱信號。首先判斷輸入的數據是否含有三個前導字節FF、FF、00,因為含有這三個字節的數據可能是有效數據的開始或者結束,當判斷到這個信號后,就可以開始接收有效數據。接收有效數據時必須嚴格按照從偶數場第一行開始,直到接收完完整一幀的數據,只有按照這個順序接收數據才不會發生丟失數據等異常現象,這樣做能夠簡化控制器的編程實現,詳細的接收過程如圖3所示。當接收滿一幀后就存入FIFO中進行緩存,等待處理器進行處理。

4 結語

本文介紹了視頻解碼器TVP5150的特點,給出了FPGA控制該芯片進行BT.656格式數據的接收方法,該方法已經在FPGA某圖像處理系統中驗證過,這種接口的控制方便而簡單,系統在整個數據傳輸中穩定可靠。IIC是一種簡單的通訊協議,IIC總線是由數據線SDA和時鐘SCL構成的串行總線可發送和接收數據,這在FPG中較容易模擬實現.

[參考文獻]

[1] TVP5150PBS Ultralow-Power NTSC/PAL Video Decoder.Data Sheet.TI.2006

[2] 何立民.I2C總線應用系統設計.北京:北京航空航天大學出版社.1999.

[3] ITU2R BT.656-4.Interfaces for Digital Component VideoSignals in 5252line and 6252line Television Systems Operatingat the 4∶2∶2 Level [S].1998.