基于ＣＰＬＤ／ＦＰＧＡ高速數據采集系統的設計

賈正松

摘要：針對傳統數據采集與處理系統存在運算能力差，擴展難度大等缺點，采用CPLD/FPGA可編程邏輯器件、ARM32位嵌入式微處理器。FIFO存儲器、USB接口設計多功能的高速數據采集系統，并設計出系統硬件結構和軟件流程。該系統可實現對各種模擬信號的數據采集和處理，實用性強，可靠性高，編程靈活，數據采集和傳輸速度快，具有很好的應用和發展前景。