實用ＡＲＭ９嵌入式硬件開發平臺設計

馮　杰　李述良

摘要:文章采用Samsung公司S3C2440A微處理器設計了嵌入式系統硬件開發平臺,給出了硬件結構設計思路,著重分析了以太網端口和IIS音頻接口,簡要的說明了USB接口,UART接口,含觸摸屏的LCD接口電路的設計方法,并總結了嵌入式系統測試和調試的基本方法。

關鍵詞:嵌入式系統;ARM;硬件設計;S3C2440A

中圖分類號:TP303文獻標識碼:A文章編號:1006-8937(2009)10-0014-02

隨著計算機技術、微電子技術和網絡技術的迅速發展,嵌入式系統在工農業等諸多領域得到了廣泛的應用。傳統的8位單片機已經暴露了本身資源有限的缺點,越來越不能適應日漸復雜的應用需求,而隨著32位處理器價格的不斷下降,采用更高性能的32位處理器作為嵌入式系統的核心成為更加合理的選擇。ARM處理器是目前公認的業界領先的32位嵌入式RISC微處理器,已成為許多行業嵌入式解決方案的RISC標準。開發一個集嵌入式控制、高速數據采集和網絡通信于一體,并提供友好的人機操作界面的硬件平臺和多種總線接口,對于提高智能嵌入式系統可靠性、組網靈活性很有意義。據此文章主要以S3C2440A為例,完成了以太網接口,USB接口,UART接口,含觸摸屏的LCD顯示接口,IIS音頻接口以及電源管理單元電路的嵌入式系統的硬件開發平臺設計。

S3C2440A是Samsung公司設計的一款高性價比16/32位ARM9系列微處理器,內含一個由ARM公司設計的16/32位ARM920T RISC處理器核,采用五級流水線和哈佛體系結構,工作頻率最高可達533MHz;同時還具備體積小、成本低、功耗低、資源眾多等諸多特點。內部集成的常用資源主要有:外部存儲控制器(SDRAM控制和片選邏輯);(最大支持4K色STN和256K色TFT屏),提供1通道LCD專用DMA;4通道DMA并有外部請求引腳;3通道UART(IrDA1.0,64字節TxFIFO和64字節RxFIFO);2通道SPI;1通道IIC-BUS接口(支持多主機);1通道IIS-BUS音頻編碼解碼器接口;AC97解碼器接口;兼容SD卡接口協議1.0版和MMC卡2.11版;2端口USB主機和1端口USB設備;4通道PWM定時器和1通道內部定時器,看門狗定時器;8通道10比特ADC和觸摸屏接口;具有日歷功能的RTC;相機接口(最大支持4096*4096像素);130個通用I/O口和24通道外部中斷源等資源。這些資源大大的方便了應用系統的開發,同時節約開發成本,縮短開發周期,提高了系統的性價比。對于S3C2440A的特點和性能請查閱相關資料,文章不作敘述。

1嵌入式系統的硬件電路設計

1.1硬件系統結構

為降低系統開發難度,方便二次開發,系統采用核心板加底板的設計方案,核心板和底板之間通過連接器相連。這樣可以在核心板不變動的情況下,更改底板的功能組成,以適用不同的功能。同時,由于核心板采用多層PCB板設計,而底板采用雙層板即可,從而大大的降低了系統的成本。系統硬件結構如圖1所示。

1.2核心板電路構成

微處理器:即S3C2440A,為系統的控制中心。

Flash電路:用于存放嵌入式操作系統及用戶應用程序,其特點是系統掉電后數據不易丟失。

SDRAM電路:系統代碼的運行場所,其特點是系統掉電后數據即丟失。

晶振電路:12MHz 的無源晶振通過芯片內部的PLL電路為S3C2440A芯片提供高達533MHz的時鐘頻率。

JTAG接口:采用ARM公司的提供的標準20腳JTAG仿真調試接口電路,S3C2440A芯片內部有JTAG核,因此,可以通過外部JTAG調試電纜或仿真器與開發系統連接調試和編程。

復位電路:為系統提供復位信號。為防止干擾信號引起誤復位操作,常采用專用復位芯片來產生復位信號。如:MAX811等。

1.3擴展板電路

S3C2440A本身就集成了USB Host 控制器和USB Device 控制器、LCD控制器、3個獨立的、可以工作在基于中斷和DMA模式下的串行口,并接支持紅外發送、接收功能,SD卡和MMC卡控制器、攝像頭接口等。因此,上述接口電路只需要參照芯片使用手冊接線即可使用。

1.3.1網絡接口設計

S3C2440A本身并沒有網絡接口,通過擴展網絡接口的模式可以為系統提供以太網接入;以太網接入是本系統的一個重要的功能模塊,為系統進行下載文件、遠程調試等操作提供了條件。原理圖如圖2所示。

本系統的以太網控制電路由以太網芯片、網絡隔離變壓器和RJ-45接口組成,選用的以太網芯片為DM9000。這是一款提供了通用處理器接口的以太網控制芯片。DM9000內部集成了MAC 和PHY,它能提供10/100Mbps的PHY 接口。它為處理器提供了8 位和16 位數據寬度的內部存儲訪問接口,并且內部包含了4K 的Dword SRAM。網絡隔離變壓器的作用主要有兩個:?譹?訛傳輸數據,它把PHY 送出來的差分信號用差模耦合的線圈耦合濾波以增強信號,并且通過線圈耦合到不同電平的另外一端連接到網線;?譺?訛隔離網線連接的不同網絡設備間的不同電平,以防止不同電壓通過網線傳輸損壞設備。

1.3.2IIS音頻接口設計

IIS是一種串行總線設計技術,主要針對數字音頻處理技術和設備,如便攜CD機、數字音頻處理器等。IIS將音頻數據和時鐘信號分離,避免由時鐘帶來的抖動問題,因此,系統中不再需要消除抖動的器件。

IIS總線僅處理音頻數據,其它信號(如控制信號)單獨傳送。基于減少引腳數目和布線簡單的目的,IIS總線只由3根串行線組成,即時分復用的數據通道線(continuous serial clock,SCK)、字選擇線(word select,WS)和時鐘線(serial data,SD)。使用IIS技術設計的系統的連接配置如圖3所示。其中WS信號線指示左通道或右通道的數據將被傳輸,SD信號線按高有效位MSB到低有效位LSB的順序傳送字長的音頻數據,MSB總在WS切換后的第一個時鐘發送。如果數據長度不匹配,接收器和發送器將自動截取或填充。文章中使用的音頻芯片是PHILIPS公司的UDA1341TS音頻數字信號編譯器。UDA1341TS可以將立體聲模擬信號轉換為數字信號,同樣也可以將數字信號轉換為模擬信號,并且可用PGA(可編程增益控制)和AGC(自動增益控制)對模擬信號進行處理。對于數字信號,該芯片提供了DSP(數字音頻處理)功能。IIS音頻數據接口電路如圖4所示。本系統把IIS音頻數據接口與PHILIPS公司的UDA1341TS音頻數字信號編譯器相連接,得到MICROPHONE音頻輸入通道和SPEADER音頻輸出通道。

2嵌入式系統調試和測試

2.1調試環境

PCB板制作好后,進行系統調試需要進行硬件調試和軟件調試兩個過程。其中,硬件調試需要使用示波器、萬用表、穩壓電源等工具;軟件調試則使用SJF2440軟件或H-Jtag軟件燒寫系統引導程序和測試程序。焊接PCB時應首先焊接電源模塊,只有在電源模塊測試正常時才能焊接其它的模塊,否則在通電測試時會損壞其它模塊的芯片;另外,在進行測試時還要注意避免人為造成的短路現象。

2.2硬件調試

①加電前的檢查:加電調試之前要對照電路原理圖和實際線路進行檢查,看PCB板是否有短路、斷路情況,看在元器件焊裝過程中是否有錯裝、短路、錯接、多接、少接等現象;用萬用表檢測焊接和接插件是否良好;各焊點之間有無短路,焊點是否存在虛焊;集成電路芯片是否焊裝正確,二極管、三極管、電解電容等有極性的器件的極性是否正確;電源的極性連接是否正確、正負極間是否存在短路的情況。

②加電檢測和調試:做完加電前的檢查,確認無誤后,電源輸入端接入5V電壓。觀察有無異味、冒煙、器件發燙等現象。當發現有異常情況時要立即切斷電源,并根據故障現象分析故障原因,然后排除。如無異常,用萬用表分別測量個關鍵點和各集成芯片的電源端的電壓值,各輸入和輸出端的高、低電平值及邏輯關系等是否正常。如若這些都沒有問題,就通過示波器來檢測各相關點的波形是否正常,然后根據波形來分析故障的原因,直至最終故障排除。

2.3軟件調試

在PC機上運行SJF2440或H-Jtag軟件,燒寫已經編譯好的系統引導程序,看系統能否正常啟動,輸出是否正常,燒寫系統測試程序看輸入輸出是否正確,否則分析原因并排除故障。燒寫前要確保引導程序和測試程序是正確可用的。

3結 語

本系統使用S3C2440A 進行嵌入式系統硬件平臺的搭建,為系統的進一步開發做好了準備。本系統采用核心板加底板的設計方案,方便二次開發。要實現不同的功能,只需要更改底板的設計即可,降低了開發難度和開發成本,也縮短了開發周期。

參考文獻:

[1] 江俊輝.基于ARM的嵌入式系統硬件設計[J].微計算機信息,2005,(21):120-122.

[2] 田澤.ARM9嵌入式開發實驗與實踐[M].北京:北京航空航天大學出版社,2006.