含有快速進(jìn)位鏈的FPGA布局系統(tǒng)研究
2009-12-31 00:00:00崔秀海楊海鋼劉洋熊金劉峰
計(jì)算機(jī)應(yīng)用研究 2009年12期
摘要：為了使FPGA(field grogrammable gate array)布局系統(tǒng)能夠處理含有快速進(jìn)位鏈及IP(intellectual proper-ty)核的復(fù)雜電路，在模擬退火算法的基礎(chǔ)上，提出一種新的FPGA布局算法。該算法對(duì)含有快速進(jìn)位鏈和不舍快速進(jìn)位鏈的電模塊分別構(gòu)造和調(diào)用不同的評(píng)價(jià)函數(shù)。以此來(lái)優(yōu)化布局系統(tǒng)，實(shí)驗(yàn)結(jié)果表明，此布局系統(tǒng)與最具代表性的VPR(vergatile place and route)布局系統(tǒng)相比增加了處理進(jìn)位鏈和IP核功能，提高了布局系統(tǒng)性能。
關(guān)鍵詞：布局系統(tǒng)；進(jìn)位鏈；評(píng)價(jià)函數(shù)；模擬退火
中圖分類號(hào)：TP391 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1001－3695(2009)12－4638－04
