一種模擬慣性組合輸出電路的設計與實現

摘 要:為完成對某型彈載計算機的自動測試，設計一種模擬慣性組合輸出電路。該電路硬件主要以基于PCI總線的數字量輸入輸出卡PCI 144DI/O及可編程定時計數器82C54為核心，電路硬件結構簡單，使用靈活方便。控制軟件基于LabWindows/CVI軟件平臺開發設計。實驗證明，該電路完全能夠模擬慣性組合輸出脈沖寬度、脈沖周期及脈沖個數可調的脈沖信號，并且成本低、開發周期短。

關鍵詞:導彈;模擬慣性組合輸出;LabWindows/CVI;自動測試

中圖分類號:TP368文獻標識碼:A

文章編號:1004-373X(2010)05-051-04

Design and Implementation of Analog Inertia Combinational Output Circuit

REN Bingyu，GUO Li

(Ordnance Engineering College，Shijiazhuang，050003，China)

Abstract:To complete the automatic test of missile-borne computer，a kind of analog inertia combinational output circuit is designed.Its hardware circuit is based on PCI 144DI/O and programmable timing counter 82C54 as main kernal，the hardware circuit has simple structure and easy to use.The control software based on LabWindows/CVI.The experiment proves that the circuit can totally simulate the output of the inertia combination，control the length，the interval and the count of the pulse conveniently.

Keywords:missile;analog inertia combinational output;LabWindows/CVI;automatic test

0 引 言

在對某型導彈彈載計算機輸入接口進行自動測試的過程中，為了測試彈載計算機輸入口對脈沖計數的正確性及抗脈沖干擾性能，需要模擬慣性組合輸出的12路脈沖信號作為信號源加載到彈載計算機的輸入接口中。該型導彈慣性組合輸出通道包括三個陀螺儀通道和三個線加速度計通道，每個陀螺儀和線加速度計通道各有兩路正、負脈沖輸出，共計有12路輸出脈沖信號。同時要求輸出的脈沖信號的脈沖寬度在0.4 μs～13 ms范圍可調，輸出信號的周期在0.8 μs～85 s范圍可調，每路輸出的脈沖個數也可由程序控制。

模擬慣性組合輸出脈沖信號的實現可采用FPGA、CPLD等可編程邏輯器件[1]，計數器卡及可編程定時計數器82C54等?？删幊踢壿嬈骷﨔PGA及CPLD目前有著非常廣泛的應用領域，可通過對這些器件編程方便地實現慣性組合輸出脈沖信號的模擬，但需要專用的編程語言和開發工具，在實際應用時比較復雜，開發周期長;計數器卡可以較簡單地實現輸出脈沖信號的模擬，但其價格比較昂貴;可編程定時計數器82C54結構簡單、使用方便、經濟實惠，在計算機的控制下即可完全實現對信號寬度、周期及脈沖數的模擬。由于在該型號導彈彈載計算機的測試中使用到基于PCI總線的數字量輸入輸出卡PCI 144DI/O，該卡共144路，在應用中存在閑置的通道，所以本設計采用DI/O卡控制82C54完成對脈沖寬度、周期及個數的模擬，相對于FPGA，CPLD等可編程邏輯器件及計數器卡來說可縮短研制周期、節約成本。

1 硬件電路設計

模擬慣性組合輸出電路用來產生彈載計算機12路輸入口檢測所需要的12路脈沖激勵信號。該部分電路的組成框圖如圖1所示。

圖1 模擬慣性組合輸出電路

該電路主要由時鐘電路，脈沖信號發生器，DI/O卡，輸出控制電路組成。時鐘電路主要產生精度較高的時鐘信號作為時基送入脈沖信號產生電路;脈沖信號產生電路模擬慣性組合輸出脈寬、周期和脈沖個數可調的脈沖信號;輸出控制電路由邏輯控制電路和脈沖變壓器構成，用來控制12路脈沖信號的輸出順序。

1.1 時鐘產生電路

時鐘產生電路主要由晶體振蕩器、反相器和同步計數器74LS193組成，電路圖如圖2所示。

圖2 時鐘產生電路

在該電路中晶體振蕩器輸出較高精度的10 MHz脈沖信號，經過反相器整形后再經過同步計數器分頻，輸出5 MHz的時鐘信號。

1.2 脈沖信號產生電路

如圖3所示，脈沖信號產生電路主要由可編程定時計數器82C54及與邏輯門電路組成。82C54在DI/O卡的控制下輸出脈沖寬度、周期以及脈沖個數程序可控的脈沖信號。時鐘產生電路輸出的5 MHz脈沖信號為計數器0的基準時鐘，通過接受DI/O卡發送的控制命令生成所需脈沖。

圖3 定時模擬信號產生電路

由DI/O卡輸出的門控信號經反向后輸出到82C54三個計數器的三個控制端G0，G1，G2。平時門控為高，啟動82C54時門控為低。計數器0設置為工作方式2(速率發生器)，它的輸入為時鐘產生電路輸出的5 MHz基準時鐘，主要完成對脈沖寬度的控制，實現輸出脈沖的寬度在0.3 μs~13 ms范圍可調;計數器1設置為工作方式2，其輸入端是計數器0的輸出，模擬慣性組合輸出信號的周期，周期在0.8 μs~85 s范圍內可調;計數器2設置為工作方式1(可編程單穩)，其輸入端是計數器1的輸出，計數器置入的時常數即可控制每組輸出的脈沖數。由此實現模擬輸出的每路脈沖輸出信號的脈沖寬度、周期和脈沖個數的程序控制。

1.2.1 可編程定時計數器82C54工作方式

82C54共有六種工作方式，在本設計中共用到兩種工作方式:方式1和方式2。

方式1:可編程單穩

當某一計數器被設置為工作方式1，一旦將初始值送入該計數器時，輸出引線就為高電平。在門控由低電平變為高電平時，計數器開始計數。計數時輸出為高電平，直到計數結束又為低電平。

方式2:速率發生器

當某一計數器被設置為工作方式2，且設置好初值時，輸出為高電平。在開始計數后，輸出仍保持高電平，僅在計數到0之前的一個時鐘脈沖輸出為低電平，之后又回升為高電平。

1.2.2 82C54各信號組合的功能、控制字及初值的寫入

(1) 各信號組合的功能

在本設計中，計數器0，1工作于寫方式2;計數器2工作于寫方式1。CS，RD，WR，A1，A0與G信號分別由DI/O卡port15的D0~D5控制，信號組合如表1所示。

表1 信號組合

CSRDWRA1A0功能含義

01000寫計數器0

01001寫計數器1

01010寫計數器2

01011寫方式控制字

(2) 控制字的寫入及初值的賦予

對82C54編程，首先應向控制字寄存器寫入控制字，在本設計中，SC1，SC0，RL1，RL0，M2，M1，M0與BCD分別由DI/O卡port16的D0~D7控制，控制字格式如表2所示。

表2 控制字格式

SC1 SC0RL1 RL0M2 M1 M0BCD

計數器選擇讀寫高低位選擇工作方式選擇進制選擇

因此，本設計中的控制字設置如表3所示。

表3 控制字設置

SC1SC0RL1RL0M2M1M0BCD

00010100

01010100

10010010

通過表3可設置計數器0與計數器1工作于方式2，計數器2工作于方式1;3個計數器均為16位二進制計數器，均讀取低位有效。

在初值寫入的過程中，首先將片選信號置低、讀信號置高，然后將寫信號置高、門控信號置高、A1與A0均置高，各信號均已送至82C54端口后再將寫信號置低并延時一段時間，將數據寫入到控制字寄存器中。

在對工作方式等進行設置之后，還需將各計數器的初值寫入到各計數器中，其初值可在0000~FFFF之間選擇，本設計初值如表4所示。

表4 初值

D7D6D5D4D3D2D1D0

00001010

00000101

01100100

通過設置初值，計數器0為10分頻;計數器1為5分頻;計數器2計數初值為100。

與寫信號相類似，門控信號在各計數器初值寫入完成之前應置為1，禁止各計數器計數，直至各計數器初值寫入完畢再將其置為0，允許計數。

1.2.3 所需脈沖信號的生成

在對82C54進行初始設計之后，將門控置為0，各計數器開始計數。計數器0對CLK0輸入的5 MHz時鐘脈沖進行10分頻，由OUT0輸出TS1，為05 MHz的脈沖信號;計數器1以TS1為時鐘，對其進行5分頻，由OUT1輸出TS2，為01 MHz的脈沖信號;TS2經過反向后輸入到計數器2中，這樣，在計數器2計數過程中將在OUT2輸出脈沖寬度為100TS2的門控脈沖。

方式2波形圖如圖4所示。

圖4 方式2波形圖

假設所需脈沖信號、CLK0、TS1和TS2的周期分別為T，T0，T1和T2，脈沖寬度分別為L，L0，L1和L2。

如圖4所示，通過計數器0對CLK0進行10分頻，TS1的周期為CLK0的10倍，即T1= n1T0，計數器0決定了所需脈沖的脈沖寬度，所需脈沖寬度為L=(n2-1)*T1。

TS2的生成方式與TS1相似，以TS1為時鐘信號，對TS1進行5分頻，TS2的周期為TS1的5倍，即T2=T=5T1，計數器1決定了所需脈沖的脈沖周期T=n1n2T0。

方式1波形圖如圖5所示。

圖5 方式1波形圖

如圖5所示，計數器2的輸出為脈沖寬度為100TS2的門控脈沖。在TS2與OUT2共同輸入與門之后，輸出脈沖TS3即為寬度、周期及個數可控的脈沖信號。

1.3 邏輯控制電路及脈沖變壓器

該部分電路主要由邏輯控制電路、脈沖變壓器及DI/O卡組成。邏輯控制電路通過接受DI/O卡port17的時序控制PB0~PB7來實現模擬慣性組合正負12路為同時或者某一路輸出控制與選擇;脈沖變壓器主要作用為減少干擾，同時可在+5 V與+12 V之間切換輸出狀態，其電路如圖6所示。

圖6 邏輯控制電路

位控輸出關系如表5所示。

表5 位控輸出關系

D7D6D5D4D3D2D1D0

+-±WZ±WY±WX±QX±QY±QZ

其中:Di=0為允許該通道正路輸出;Di=1為允許該通道負路輸出，從而實現對輸出順序的控制。

2 軟件設計

該系統軟件基于LabWindows/CVI軟件平臺開發，通過控制DI/O卡向82C54發送控制字實現。DI/O卡以port為控制單位，每個port控制8個通道，82C54共有14路控制信號，所以需要有兩個port完成控制，本設計選取port15依次控制片選、讀、寫、A1、A0、門控;port16依次控制D7~D0。其程序如下:

PIODIO_DriverInit(); //打開DI/O卡

PIODIO_GetConfigAddressSpace(WORD wBoardNo，DWORD*wAddrBase.DWORD*wIrqNo，WORD.*wSubVendor，WORD*wSubDevice，WORD*wSubAux，WORD*wSlotBus，WORD*wSlotDevice);//獲取基地址

將方式控制字寫入到控制字寄存器中的命令如下:

PIODIO_OutputByte(WBase+0，1); //使能各port

PIODIO_OutputByte(WBase+0xd0，0x27);

//選取port15、port16作為輸出端口

PIODIO_OutputByte(WBase+0xc4，15);

//選取port15作為active端口

PIODIO_OutputByte(WBase+0xc0，ox1f);

//選擇控制字寄存器、禁止計數

PIODIO_OutputByte(WBase+0xc4，16);

//選取port16作為active端口

PIODIO_OutputByte(WBase+0xc0，ox14);

//設置計數器0的控制字

PIODIO_OutputByte(WBase+0xc4，15);

//選取port15作為active端口

PIODIO_OutputByte(WBase+0xc0，ox17);

//寫信號置低，寫入各控制字

Delay(8); //延時等待數據寫入

計數器1及計數器2的控制字設置過程與計數器0類似，僅需改動控制字，其控制字分別為ox54與ox92。

程序運行至此，已完成對各計數器工作方式的設置，各計數器初值設置程序如下:

PIODIO_OutputByte(WBase+0xc0，ox19);

//選擇計數器0、禁止計數

PIODIO_OutputByte(WBase+0xc4，16);

//選取port16作為active端口

PIODIO_OutputByte(WBase+0xc0，ox0a);

//設置計數器0初值

PIODIO_OutputByte(WBase+0xc4，15);

//選取port15作為active端口

PIODIO_OutputByte(WBase+0xc0，ox11);

//將初值寫入計數器0

Delay(8);

計數器1及計數器2的初值寫入過程與計數器0類似，在計數器選擇及初值設置上存在區別。

PIODIO_OutputByte(WBase+0xc0，ox1a);

//選擇計數器1

PIODIO_OutputByte(WBase+0xc0，ox05);

//計數器1初值設置

PIODIO_OutputByte(WBase+0xc0，ox1c);

//選擇計數器2

PIODIO_OutputByte(WBase+0xc0，ox64);

//計數器2初值設置

PIODIO_OutputByte(WBase+0xc0，ox10);

//門控置低，各計數器開始計數

程序運行至此已完成對各計數器初始化設置并開始工作，計數完畢需關閉DI/O卡，退出程序。

PIODIO_DriverClose();//關閉DI/O卡

3 結 語

綜上所述，本設計基于LabWindows/CVI軟件平臺開發，選擇DI/O卡控制82C54來實現對慣性組合輸出脈沖信號的模擬。實驗證明，該系統結構簡單，經濟實惠，使用方便，易于實現，可廣泛應用于基于PCI總線設計實現的系統中。

參考文獻

[1]徐劍蕓，魯浩，杜毅民，等.基于CPLD的導彈慣性測量單元模擬器設計[J].中國慣性技術學報，2007，15(2):168-170.

[2]PIO-D144/D168.User′s Manual ( Ver.2.4，Mar/09/2004，PPH-009-24)，2004.

[3]張毅剛，喬立巖.虛擬儀器軟件開發環境LabWindows/CVI 6.0[M].北京:機械工業出版社，2002.

[4]王士元，吳芝芳.接口技術及其應用[M].天津:南開大學出版社，1992.

[5]柯艷明.基于LabWindows/CVI的虛擬函數信號發生器的設計[J].現代電子技術，2007，30(8):27-29.

[6]劉清饒，王利波，王君忠.基于LabWindows/CVI的航電設備自動測試系統設計[J].現代電子技術，2007，30(13):147-148，151.