利用布線技巧提高嵌入式系統PCB的信號完整性

摘 要:針對嵌入式系統PCB高頻環境引發的信號完整性問題，提出合理布線來抑制它的方法。通過對各種信號完整性現象的分析，并對傳輸線、過孔以及拐角的電氣特性進行建模說明，歸結出一些在PCB設計中利用布線技巧提高信號完整性的方法，具有實際的參考價值。關鍵詞:嵌入式系統; 信號完整性; PCB設計; 布線技巧

中圖分類號:TN911-34; TP303.3 文獻標識碼:A 文章編號:1004-373X(2010)16-0080-03

Wiring Technique to Improve the Signal Integrity in PCB of Embedded System

JIANG Zhang， QI Jian-feng， WANG Chuang-wei

(Department of Computer， Ordnance Engineering College， Shijiazhuang 050003， China)

Abstract: A method of the equitable wiring is proposed for solving the problems of signal integrity insufficiency caused by the high-frequency environment in PCB of embedded systems. Several methods to use the wiring techniques to improve signal integrity in the PCB design are summed up by the analysis of the diversified phenomena about signal integrity， and accounting for electrical characteristics of transmission lines， through-holes and corners by modeling. The methods have the actual reference value in the PCB design.

Keywords: embedded system; signal integrity; PCB design; wiring technique

0 引 言

隨著電子技術的迅猛發展，嵌入式系統的應用越來越廣泛，在很多應用中，人們考慮的不再是功能和性能，而是可靠性和兼容性[1-2]。印制電路板(print circuit board，PCB)是電子產品中電路元件和器件的基本支撐件，其設計質量往往直接影響嵌入式系統的可靠性和兼容性[3]。以往，一些低速電路板中，時鐘頻率一般只有10 MHz左右，電路板或封裝設計的主要挑戰就是如何在雙層板上布通所有的信號線以及如何在組裝時不破壞封裝。由于互連線不曾影響系統性能，所以互連線的電氣特性并不重要。在這種意義下對信號低速電路板中的互連線是暢通透明的。但是隨著嵌入式系統的發展，采用的電路基本上都是高頻電路，由于時鐘頻率的提高，信號上升沿也變短，印制電路對經過信號產生的容抗和感抗將遠遠大于印制電路本身的電阻，嚴重影響信號的完整性[4]。對于嵌入式系統，當時鐘頻率超過100 MHz或上升沿小于1 ns時，信號完整性效應就變得重要了[5-6]。

在PCB中，信號線是信號傳輸的主要載體，信號線的走線情況將直接決定信號傳輸的優越，從而直接影響整個系統的性能。不合理的布線，將嚴重引發多種信號完整性的問題，對電路產生時序、噪聲和電磁干擾(EMI)等，將嚴重影響系統的性能。對此，本文從高速數字電路中信號線的實際電氣特性出發，建立電氣特性模型，尋找影響信號完整性的主要原因及解決問題的方法，給出布線中應該注意的問題和遵循的方法和技巧。

1 信號完整性

信號完整性是指信號在信號線上的質量，即信號在電路中能以正確的時序和電壓電平作出響應的能力，信號具有良好的信號完整性是指在需要的時候具有所必需達到的電壓電平數值。差的信號完整性不是由某一單一因素導致的，而是板級設計中多種因素共同引起的[7]。信號完整性問題體現在很多方面，主要包括延遲、反射、串擾、過沖、振蕩、地彈等[8]。

延遲(Delay):

延遲是指信號在PCB板的傳輸線上以有限的速度傳輸，信號從發送端發出到達接收端，其間存在一個傳輸延遲。信號延遲會對系統的時序產生影響;傳輸延遲主要取決于導線的長度和導線周圍介質的介電常數。在高速數字系統中，信號傳輸線長度是影響時鐘脈沖相位差的最直接因素，時鐘脈沖相位差是指同時產生的兩個時鐘信號到達接收端的時間不同步。時鐘脈沖相位差降低了信號沿到達的可預測性，如果時鐘脈沖相位差太大，會在接收端產生錯誤的信號。

反射(Reflection):

反射就是信號在信號線上的回波。當信號延遲時間遠大于信號跳變時間時，信號線必須當作傳輸線。當傳輸線的特性阻抗與負載阻抗不匹配時，信號功率(電壓或電流)的一部分傳輸到線上并到達負載處，但是有一部分被反射了。若負載阻抗小于原阻抗，反射為負;反之，反射為正。布線的幾何形狀、不正確的線端接、經過連接器的傳輸及電源平面不連續等因素的變化均會導致此類反射。

串擾(Crosstalk):

串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起信號線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。串擾噪聲源于信號線網之間、信號系統和電源分布系統之間、過孔之間的電磁耦合。串繞有可能引起假時鐘、間歇性數據錯誤等，對鄰近信號的傳輸質量造成影響。現實中，無法完全消除串擾，但可將其控制在系統所能承受的范圍之內。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性、基線端接方式對串擾都有一定的影響。

過沖(Overshoot)和下沖(Undershoot):

過沖就是第一個峰值或谷值超過設定電壓，對于上升沿，是指最高電壓;對于下降沿，是指最低電壓。下沖是指下一個谷值或峰值超過設定電壓。過分的過沖能夠引起保護二極管工作，導致其過早的失效。過分的下沖能夠引起假的時鐘或數據錯誤(誤操作)。

振蕩(Ringing)和環繞振蕩(Rounding):

振蕩現象是反復出現的過沖和下沖。信號的振蕩即是由線上過渡的電感和電容引起的振蕩，屬于欠阻尼狀態，而環繞振蕩，屬于過阻尼狀態。振蕩和環繞振蕩同反射一樣也是由多種因素引起的，振蕩可以通過適當的端接予以減小，但是不可能完全消除。

地電平反彈噪聲和回流噪聲:

當電路中有較大的電流涌動時會引起地電平反彈噪聲，如大量芯片的輸出同時開啟時，將有一個較大的瞬態電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發電源噪聲，這樣會在真正的地平面上產生電壓波動和變化，這個噪聲會影響其他元件的動作。負載電容的增大，負載電阻的減小，地電感的增大，同時開關器件數目的增加均會導致地彈的增大。

2 傳輸通道電氣特性分析

在多層PCB中，絕大部分傳輸線不僅只布置在單個層面上，而是在多個層面上交錯布置，各層面間通過過孔進行連接。所以，在多層PCB中，一條典型的傳輸通道主要包括傳輸線、走線拐角、過孔3個部分。在低頻情況下，印制線和走線過孔可以看成普通的連接不同器件管腳的電氣連接，對信號質量不會產生太大影響。但在高頻情況下，印制線、拐角和過孔就不能僅考慮其連通性，還應考慮其高頻時電氣特性和寄生參數的影響。

2.1 高速PCB中傳輸線的電氣特性分析

在高速PCB設計中，不可避免地要使用大量的信號連接線，且長短不一，信號經過連接線的延遲時間與信號本身的變化時間相比已經不能忽略，信號以電磁波的速度在連接線上傳輸，此時的連接線是帶有電阻、電容、電感的復雜網絡，需要用分布參數系統模型來描述，即傳輸線模型。傳輸線用于將信號從一端傳輸到另一端，由2條有一定長度的導線組成，一條稱為信號路徑，一條稱為返回路徑。在低頻電路中，傳輸線的特性表現為純電阻電氣特性。在高速PCB中，隨著傳輸信號頻率的增加，導線間的容性阻抗減小，導線上感性阻抗增加，信號線將不再只表現為純電阻，即信號將不僅在導線上傳輸，而且也會在導體間的介質中傳播。如果信號頻率進一步增加，當jωLR，1/(jωC)R 時，導線上的感抗jωL 和容抗 1/(jωC) 成為比電阻R更主要的因素[5，7]。圖1為傳輸線電氣特性等效模型。

圖1 傳輸線電氣特性等效模型

對于均勻導線，在不考慮外部環境變化的情況下，電阻R、傳輸線寄生電感L和寄生電容C平均分布(即L1=L2=…=Ln;C1=C2=…=Cn+1)。假設傳輸線為無損傳輸線，即R=0時，若取線參數:單位長度電容C1、單位長度電感量L1和傳輸線的總長度為Len，則有[5]:

傳輸線總電容:

C=C1×Len

傳輸線總電感:

L=L1×Len

根據傳輸線的線參數和總長度，可計算傳輸線的特性阻抗Z0和時延TD，公式如下[1]:

Z0=L1C1，TD=CL=LenC1L1

由以上公式可以明顯看出，增大電容，減小電感，可以減小特性阻抗;減小傳輸線總長度，以及電容、電感，均可以減小信號線上的傳輸時延。

2.2 高速PCB中過孔的電氣特性分析

過孔，通常是指印刷電路板中的一個孔，它是多層PCB設計中的一個重要因素。過孔可以用來固定安裝插接元件或連通層間走線。從工藝層面來看，過孔一般分為三類:盲孔、埋孔和通孔。盲孔是指位于印刷線路板的頂層和底層表面，具有一定深度，用于表層線路與下面內層線路的連接，孔的深度與孔徑通常不超過一定的比率。埋孔是指位于印刷線路板內層的連接孔，它不會延伸到線路板的表面。通孔穿過整個線路板，可用于實現層間走線互連或作為元件的安裝定位孔。由于通孔在工藝上更易于實現，成本較低，所以一般印制電路板均使用通孔，而不用另外兩種過孔。以下所說的過孔，均作為通孔考慮[9]。

過孔作為一段特殊的傳輸線，在高速電路中，過孔不但產生對地的寄生電容，同時也存在著寄生電感，其電氣特性的等效模型如圖2所示。

圖2 過孔電氣特性等效模型

過孔的寄生電容給電路造成的影響主要是使數字信號上升沿減慢或變差，降低了電路的速度。過孔的寄生電容值越小，影響越小。若過孔在鋪底層上的隔離孔直徑為DG，過孔焊盤的直徑為DV，PCB厚度為H，板基材料介電常數為ε，則過孔寄生電容C的大小近似于[9-10]:

C=1.41εHDVDG-DV

過孔寄生電感的主要影響是降低了電源旁路電容的有效性，使整個電源供電濾波效果變差。若L為過孔的寄生電感，h是過孔的長度，DH是中心鉆孔的直徑，則可以用下面的公式來簡單計算一個過孔近似的寄生電感[9-10]:

L=5.08h[ln(4h/DH)+1]

從上式可以看出，過孔直徑對電感的影響較小，過孔長度對電感影響較大。在PCB中，通常旁路電容一端通過一個通孔連接到地平面，另一端也通過一個通孔連接到電源平面，因此通孔電感的影響會增加1倍。

2.3 傳輸線拐角對傳輸通道信號完整性問題的貢獻

當信號沿均勻連線傳播時，不會產生反射和傳輸信號的失真。但傳輸線上的拐角會使傳輸線處的阻抗發生變化，致使信號出現部分反射和失真。根據導線單位長度電容C1(單位:pF/in)，導線線寬w(單位:in)，可通過下面公式簡單估算每個拐角的寄生電容Ccorner:

Ccorner=0.5C1w

在高密度電路板中信號線線寬較窄時，其拐角的寄生電容量引起的時延累加一般不太可能對信號完整性有很大影響。但對于高頻敏感電路，如高頻時鐘線路，應考慮拐角寄生電容所產生的累加效應[5]。

3 利用布線技巧抑制信號完整性問題

當信號從驅動源輸出時，構成信號的電流和電壓將互連線看作一個阻抗網絡。當信號沿阻抗網絡傳播時，它不斷感受到互連線所引起的瞬態阻抗變化。如果信號感受到的阻抗保持不變，則信號不失真。一旦阻抗發生變化，信號就會在變化處產生反射，并在通過互連線的剩余部分時發生失真。如果阻抗改變程度足夠大，失真就會導致錯誤的觸發。在信號完整性優化設計過程中，一個重要的設計目標就是:將所有的互連線都設計成均勻傳輸線，并減少所有非均勻傳輸線的長度，讓整個網絡中的信號所感受到的阻抗保持不變[1]。基于此，可以歸結出一些利用布線技巧抑制信號完整性問題的方法:印制導線的走線形狀不要纏結、分支或硬拐角，盡量避免T形線和樁線;盡量保持同一網絡信號線的線寬，減少線寬變化;減少傳輸線長度，增大導線寬度;要盡量增大導線間的距離;盡量減少高速信號線的過孔及拐角，減少信號線的層間轉換;合理選擇過孔的尺寸大小;減小信號環路面積及環路電流。

總之，任何改變橫截面或網絡幾何形狀的特征都會改變信號所感受到的阻抗。布線中減少信號完整性問題的重點就是減少傳輸線上的阻抗突變，讓整個網絡中的信號所感受到的阻抗保持不變。

4 結 語

隨著嵌入式系統的發展，信號完整性成為嵌入式系統PCB設計中的一項極其重要的內容，影響著整個PCB設計的成敗。在電路確定、元器件選定、PCB布局確定的情況下，可通過布線技巧來抑制信號完整性問題的出現，提高 PCB的可靠性，將信號完整性問題引發的損失降到最低。

參考文獻

[1]曼特羅斯.電磁兼容的印制電路板設計[M].呂英華，譯.2版.北京:機械工業出版社，2008.

[2]保羅.電磁兼容導論[M].聞映紅，譯.2版.北京:人民郵電出版社，2007.

[3]吳建輝.印制電路板的電磁兼容性設計[M].北京:國防工業出版社，2005.

[4]劉利民.嵌入式系統的硬件體系和發展[J].理工科研，2009(7):275-276.

[5]伯格丁.信號完整性分析[M].李玉山，譯.北京:電子工業出版社，2005.

[6]葉軍，汪秉文.嵌入式系統的電磁兼容性設計[J].現代電子技術，2004，27(6):43-45.

[7]周萍.高速PCB板的信號完整性設計[J].電子質量，2009(1):32-36.

[8]王愛珍.高速數字PCB板設計中的信號完整性分析[J].現代電子技術，2009，32(1):177-180.

[9]魏麗麗，劉浩.高速PCB過孔設計[J].電子質量，2007(9):76-78.

[10]劉燁銘，曹躍勝.高速多層板過孔分析與仿真[J].計算機工程與設計，2008，29(3):713-715.