基于器件仿真的參數提取方法研究

摘 要:介紹器件參數提取的意義，并對基于工藝的參數提取和基于器件仿真的參數提取兩種方法進行了比較。根據0.35 μm SOI CMOS工藝參數，構造出部分耗盡SOI NMOS結構。基于BSIM SOI模型采用局部優化，單器件提取的策略進行參數提取。最后通過將仿真與實際測試得到的參數比較，驗證了該方法的準確性。

關鍵詞:SOI; 參數提取; 器件仿真; 工藝參數

中圖分類號:TP274; TN710文獻標識碼:A

文章編號:1004-373X(2010)08-0006-03

Parameter Extraction Method Based on Device Simulation

FANG Yong， WU Long-sheng，HAN Ben-guang，CHEN Chao，TANG Wei

(Xi’an Institute of Microelectronics， Xi’an710054， China)

Abstract:The significance of device parameter extraction is introduced. The two methods of parameter extraction based on process and device simulation are compared. According to 0.35 μm SOI CMOS process parameter， the structure of PDSOI NMOS wasbuilt. Theparameter extraction is performed with the local optimization and single device extraction strategies based on BSIM SOI model.The accuracy of this method is verified through comparing the simulated parameters with the tested parameters.

Keywords:SOI;parameter extraction;device simulation; process parameter

0 引 言

電路仿真在VLSI設計中已成為必不可少的手段。電路仿真的精度取決于模型的精度。用于電路設計的器件模型是由一系列模型方程組成，這些方程被植入仿真器程序[1]。這些方程中包含了模型參數，通過這些參數能對器件的特性做出精確的描述，對于電路性能的優化、功能驗證等有著重要的作用。

本文提出了一種基于器件仿真的模型參數提取方法，利用了實際工藝參數，采用局部優化，單器件提取的策略，用這種方法提取了BSIM SOI直流參數，并與測試數據進行了比較。

1 兩種參數提取方法的比較

工程上基于實際工藝的器件提取模型參數時，通常將一定尺寸變化范圍的MOS晶體管制作在一個專門的測試芯片上，再加上一些工藝監控和表征測量所需要的實驗結構。將測試芯片流片后通過測量這些晶體管的I-V，C-V特性曲線，利用BSIMProPlus，ICCAP等商業軟件工具提取所需要的器件參數。這種提取參數的流程如圖1所示[2]。

圖1 基于工藝的參數提取流程

這種方法與實際工藝關系密切，能夠考慮到電路設計時工藝工程中可能出現的所有情況，對提高成品率十分必要，因此目前在針對某種特定工藝線的參數提取中廣泛應用。但這種方法需要以實際流片為前提，成本較大。

在對非常規新型結構的器件進行研究時，常規的針對某一特定工藝的器件參數不適合新型結構的器件，需要對器件特性預測，需要采用基于器件仿真的參數提取方法來提取器件模型。繼續參數提取前，首先采用實際工藝參數，利用工具軟件中的工藝仿真模塊創建器件結構，然后使用器件描述軟件進行器件網格和摻雜的優化，或者不使用工藝仿真，直接利用創建器件結構(包括網格和摻雜)[3]。最后使用器件仿真模塊進行器件特性仿真，在不經過實際流片的情況下，可以得到提取器件參數所需要的一組端電流與偏壓的I-V特性曲線。

參數提取出來后，將得到的器件參數代入模型公式進行計算。如參數不收斂，將無法啟動Spice模擬器，這時候返回提參命令中找出引起不收斂的參數值并對其數值進行微調。參數收斂后，得到一組Spice模擬生成的曲線，將這組曲線與器件仿真得到的I-V特性曲線比較，若不吻合，則依據模型公式對提參命令中的參數初值和范圍來進行調整，最終得到擬合得較好的兩組曲線[4]。這里采用0.35 μm SOI CMOS工藝參數，構造出部分耗盡的H型柵的NMOS管進行參數提取。其流程如圖2所示。

圖2 基于器件仿真的參數提取流程

2 參數提取及優化策略

2.1 提取策略

目前主要有兩種不同的參數提取策略， 一種是從單個器件的測量數據中提取整套模型參數， 即單器件提取策略;另一種是從器件組， 也就是具有不同的溝道長度和溝道寬度的多個器件的測量數據中提取模型參數，即器件組提取策略。

顯然，上述基于工藝的參數提取方法采用器件組提取策略。單器件策略提取的參數能夠和該尺寸器件的測量數據很好地擬合，在某些場合中，對電路中的一些關鍵管子需要高精度的模型參數。本文針對具體工藝構造的器件，即固定寬長比的器件進行參數提取，采用單器件提取策略。

2.2 優化策略[5]

參數優化策略分為兩種: 全局優化策略和局部優化策略。

全局優化以模型和測量數據點之間的最小均方差為誤差判據或性能尺度，完全依賴擬合算法得到一組最符合測量數據的參數。但是這種方法把每個參數都視為待優化的參數，沒有考慮器件的實際工作區，所以用這種優化方法可能得到不符合實際物理意義的參數值。

局部優化是指在利用管子各工作區的特點，分段線性擬合，提取在該工作區占主要作用的物理機制相對應的參數。因為局部優化時每次只提取幾個參數，而這幾個參數在該工作區中所對應的物理機制是主要的，所以優化的許多參數是在相互獨立的情況下完成的。這種優化提取方法與器件的物理過程相聯系，能全面地預測器件的性能。

綜合考慮后，使用局部優化，單器件提取的策略對器件進行參數提取。

2.3 采集I-V特性曲線[6-10]

I-V特性曲線作為參數提取軟件的輸入，是提取直流參數的必要條件。采用以下仿真條件在MOS管的各端口加不同的電壓，分別獲得工作在線性區和飽和區的Ids-Vgs，Ids-Vds，Isub-Vgs曲線。每組仿真數據有4條曲線，共得到20條I-V特性曲線。如表1所示。

表1 MOS管仿真條件

曲線關系VgsVdsVbs

1Ids-Vgs—0.05 V變化

2Ids-Vgs—Vdd(最大漏電流)變化

3Ids-Vds變化—0 V

4Ids-Vds變化—Vbb(最大襯偏電壓)

5Isub-VgsVgg(最大柵壓)變化—

首先利用Ids-Vgs曲線的線性區曲線，提取與短溝道效應、寄生電阻電容等無關的參數，如零偏閾值電壓Vth0，一階體效應系數k1，二階體效應系數k2;下一步是提取與遷移率有關的參數，如u0(低電場遷移率)、ua(一階遷移率下降系數)、ub (一階遷移率下降系數)、uc(體效應引起的遷移率下降系數);第三步擬合Ids-Vds曲線亞閾值區數據提取亞閾值區相關的參數，如Voff(大尺寸器件的失調電壓)、eta0(亞閾值區的DIBL效應系數)、etab(亞閾值區DIBL效應體效應系數)、Nfactor(亞閾值區擺幅參數);最后利用第二組Ids-Vgs曲線和第三組Ids-Vds數據，提取與飽和區的參數如Vsat(飽和電壓)、esatii(電離條件下的飽和區電場強度)、isdif(體到源/漏的飽和電流)以及輸出電阻相關的參數pdiblc1(輸出電阻的DIBL效應第一系數)、pdiblc2(輸出電阻的DIBL效應第二系數)、pdiblcb(輸出電阻的DIBL效應體效應系數)等。

3 參數驗證

為了驗證工藝仿真和器件仿真的準確性，將器件仿真結果與實際測試結果比較。

圖3(a)的曲線分別為柵源電壓(Vgs)等于0.30 V，1.30 V，2.30 V，3.30 V 時的Ids-Vds曲線;圖3(b)的曲線為漏源電壓Vds為0.05 V時的Ids-Vgs曲線;

經過比較，兩組曲線趨勢一致，基本能夠吻合，考慮到工藝仿真的誤差，認為工藝和器件仿真準確性很好。

為了驗證提取出來的參數的準確性，將器件仿真曲線和代入參數后的Spice仿真曲線進行比較。圖4(a)為器件輸入/輸出特性曲線比較，圖4(b)為器件轉移特性曲線比較，圖4(c)為器件亞閾值特性曲線比較。

圖3 流片測試數據(虛線)和仿真(實線)結果比較

圖4 器件仿真曲線(虛線)和Spice仿真曲線(實線)比較

經過比較，使用提取出來的參數進行Spice仿真得到的曲線和器件仿真的曲線吻合得很好， 誤差較小，具有很好的一致性。同時，將提取得到的參數與實際流片測得的參數比較，大部分參數的誤差均在8%以內。在對模型參數精度要求不高的情況下，可以認為基于器件仿真提取的參數能夠滿足電路模擬的要求。

4 結 語

文中采用實際工藝參數，在不需要流片的情況下，建立器件模型，通過對提取提取和優化策略合理的設置，提取出該器件的參數，并根據器件仿真曲線和代入參數后的Spice仿真曲線的吻合程度，以及與實際測試數據的比較，驗證了該方法的準確性。提取出來的參數，可被應于流片前的電路設計和仿真，為流片后通過測試芯片的提取做出了準備。

參考文獻

[1]\\N Arora. 用于VLSI模擬的小尺寸MOS器件模型\\. 張興，譯. 北京: 科學出版社， 1999.

[2] 楊立斌， 蘇海偉， 唐威， 等. 0.35 μm SOI CMOS器件建模技術研究[J]. 微電子學與計算機， 2009， 26(3): 89-92.

[3]韓雁. 集成電路設計制造中EDA工具實用教程\\. 杭州: 浙江大學出版社， 2007.

[4]Spatial Corporation.ISE integrated systems engineeringrelease 9.5 part 18 ISExtract ISE TCAD manual[M]. Zurich: Spartial Corp.， 2004.

[5]李海， 王紀民， 劉志宏. 優化的BSIM3V3模型參數提取策略[J]. 微電子學， 2000， 30(6): 387- 390.

[6]Department of EECS. BSIMSOI 3. 1 MOSFETMODELusers′manual[M]. USA: Department of EECS， 2003.

[7]馮松. 深亞微米全耗盡SOI MOSFET參數提取方法的研究 [D]. 西安: 西安理工大學， 2007.

[8]BAUZ D， GHIBAUDO G. MOSFET parameter extraction from static， dynamic transient current measurements [J]. Microelectronics，1994， 25 (1): 41-61.

[9]李瑞貞， 李多力， 杜寰， 等. 基于混合遺傳算法的SOIMOSFET模型參數提取[J].半導體學報， 2006， 26(5): 160-162.

[10]張少勇， 黃風義， 池毓宋， 等. 基于區域化的CMOS模型參數提取方法[J]. 電氣電子教學學報， 2005， 27(3): 40-43.