音頻功率放大器的CMOS電路設計

摘 要:完成了一種橋式連接音頻功率放大器的仿真和設計。該音頻功率放大器的主體為橋式連接的兩個運算放大器，使用盡可能小的外部組件提供高質量的輸出功率，不需要輸出耦合電容、 自舉電容和緩沖網絡。應用Cadence的Spectre模擬仿真工具進行電路仿真，得到其電路指標如頻響特性、電源電壓抑制比、總諧波失真等均達到要求。該音頻功率放大器具有良好的市場應用前景。

關鍵詞:音頻功放; 放大器; 模擬CMOS; 電路仿真

中圖分類號:TN43文獻標識碼:A

文章編號:1004-373X(2010)08-0016-03

CMOS Circuit Design of Audio Power Amplifier

WAN Wei

(Wuhan University of Science and Technology， Wuhan 430081， China)

Abstract: The simulation and design of a bridge connecting audio power amplifier is completed. The main sections of audio power amplifier are two audio op-amps connected with a bridge. Least possible external components are used to provide high-quality output power without any output coupling capacitance， bootstrap capacitance and buffer network. The Cadence Spectre simulation tools are applied for circuit simulation，the circuit indexes such as power supply to voltage rejection ratio， frequency response characteristics and total harmonic distortion are up to the requirement. The audio power amplifier has a good application prospect in the market.

Key words:audio power amplifier; amplifier; analog CMOS; circuit simulation

0 引 言

隨著集成技術的迅猛發展，體積小巧的便攜通信設備有了更加廣闊的市場前景。但是對于應用于這些便攜式設備中的音頻功率放大器芯片則有更加嚴格的要求。便攜式設備體積小，由電池供電，所以要求音頻功率放大器芯片有盡可能少的外圍設備，盡量低的功耗。此外，對于通信設備而言，在頻率217 Hz時會產生CDMA噪聲，所以音頻功率放大器必須也有較強的電源抑制比(PSRR)。本文中的音頻功率放大器就是為了使用盡可能少的外部組件提供高質量的輸出功率而專門設計的，它不需要外接自舉電容和耦合電容，所以非常適合于移動電話或其他低壓設備。

1 電路結構設計

眾所周知，AB類功放有比A類功放更高的效率，比B類放大器更低的交越失真。是現在音頻功率放大器市場上的主力軍。輸出運放是整個電路的核心，它的性能直接影響著整個芯片的各性能參數。

1.1 運放結構的選擇[1]

本文中運用兩個AB類輸出的運放組成橋式結構，如圖1所示。第一個放大器的增益可由外部設置，而第二個放大器的增益是內部固定的單位增益。第一個放大器的閉環增益由Rf和RI的比值來確定，第二個放大器的增益由內部兩個20 kΩ的電阻固定。圖1中可以看出，第一個放大器的輸出作為第二個放大器的輸入，這樣使得兩個放大器的輸出在幅值上是相等的，而相位上相差180°。因此，整個電路的差分增益為:



AVD=2(Rf/RI)



圖1 橋式連接的功放結構

橋式結構的工作不同于經典的單端輸出而負載另一端接地的放大器結構。和單端結構的放大器相比，橋式結構的設計有其獨特的優點。它可以差動驅動負載，因此在工作電壓一定的情況下輸出電壓的擺幅可以加倍。在相同條件下，輸出功率是單端結構的4倍。橋式結構和單端結構相比還有另外一個優點[2]。由于是差分輸出，VO1和VO2偏置在1/2VDD，因此在負載上沒有直流電壓。這樣就不需要輸出耦合電容，而在單電源供電單端輸出的放大器中這個電容是必須的，沒有輸出耦合電容，負載上1/2VDD的偏置可以導致集成電路內部的功耗和可能的響度損失[3]。鑒于以上的種種優點，這里選擇的電路結構為，由兩個AB類輸出運放組成的橋式連接放大器結構。

1.2 放大器電路結構

放大器電路圖如圖2所示。放大器第一級為折疊共源共柵結構，這種結構改善了兩級運算放大器的共模輸入范圍以及電源噪聲抑制特性[4]。它可以看做是一個差分跨導級與電流級級聯再緊跟一個Cascode電流鏡負載的結構。第二級為AB類推挽式輸出，這種輸出可以高效地利用電源電壓和電源電流。和一般共源共柵放大器所不同的是，在輸出端加入了M11，M12，M13，M14四個管子，使單端輸出變成了雙端輸出。這四個管子與偏置電路、第二級的推挽式輸出電路共同組成了兩個跨導線性環[5]。

跨導線性環是一個通過非線性電路提供線性關系的電路。圖2中M21，M13，M23，M24和M22，M12，M25，M26各組成了一個跨導線性環，容易得出:



VGS21+VGS13=VGS23+VGS24

又由于:



VGS21-VT=IDS21KW/L

于是有:



IDS21(W/L)21+IDS13(W/L)13=IDS23(W/L)23+IDS24(W/L)24



圖2 放大器內部結構圖

結果得到了一個與晶體管尺寸有關的電流表達式，由式中可以看出，輸出功率管M21的靜態電流由M13，M21，M23，M24的寬長比與電流決定，與輸入信號無關[6]。因此，預先設定好四個管子的寬長比，給M13，M23，M24以固定的電流，輸出功率管的靜態電流就被確定下來了。但是運放中加入四個MOS管是否不會影響運放的其他性能。從信號通路的角度看，晶體管M11，M12，M13，M14中只流過直流電流，沒有交流電流從中通過，它們屏蔽了交流行為，對來自第一級的電流表現為一個無窮大的交流阻抗[7]。這四個MOS管設置了輸出功率管的靜態電流，但是對于第一級的增益、帶寬均不起作用。所以放大器的增益仍然為:

AV1=gM1{[(gM9+gMB9)rO9rO7(rO1||rO5)]∥

[(gM15+gMB15)rO15rO17rO19]}

AV2=(gM21+gM22)rO21rO22

使用跨導線性環的目的是當一個輸出晶體管流過大電流時，防止另一個輸出晶體管關斷。實際上，當M21流過一個大的輸出電流時，M22就有可能被關斷。在流過大的輸出電流的情況下，至少要保證M22上能流過一個最小的電流，這樣就可以減少交越失真并且提高速度[8]。

對于這樣的多極點兩級運放來說，在輸出端電阻和電容串聯做米勒補償[9]，以增大相位裕度，提高穩定性。通過頻率補償，兩個主極點分別為:



p1=-1RA[CA+(1+AV2)C]

p2=-gM/CL



式中:RA是從M9漏端到地的總阻抗;CA是M9漏端到地的總寄生電容;CL是輸出端的總電容。p1是第一級放大器的輸出端產生的極點，米勒補償后離原點最近，成為主極點;p2是輸出端產生的極點，米勒補償后離原點較遠。同時由于電阻和電容形成了通路，產生一個零點:



z=1/[C(1/gM-R)]

適當調節R，使z=p2，可使零點與第二主極點相互抵消，增加了系統的穩定性[10]。

2 仿真結果及分析

仿真性能參數如表1所示。用Cadence Spectre進行仿真，使用了華潤尚華0.5 μm的N阱CMOS工藝模型，模擬環境是VDD=5 V，T=27 ℃典型條件。

表1 仿真性能參數

GainPhasePSRR(217 Hz)THDPO

62 dB0.1%1 W

在5 V單電源下驅動8 Ω負載，對于1 kHz，4 V峰-峰值的正弦波激勵，仿真得到負載上的電壓基波幅度為3.91 V。此時電源消耗的平均功率為3.15 W，功率放大器的效率為60.7%。總諧波失真為0.098%。總體上THD和效率隨輸入電壓變大而增加。放大器頻域響應如圖3所示。

圖3 頻域響應仿真圖

3 結 語

該設計的AB類輸出功率放大器電路，采用折疊式共源共柵結構，功率管推挽式輸出， 同時利用外部電流源供電，采用低壓共源共柵電流鏡結構的偏置電路。仿真結構表明該運放具有高增益，低輸入失調電壓，低THD等特點，同時具有良好的頻率特性，較低的靜態功耗， 滿足一塊高性能的AB類音頻功放芯片的要求。

參考文獻

[1]\\畢查德#8226;拉扎維. Design of analog CMOS integrated circuit[M]. 西安: 西安交通大學出版社， 2003.

[2]\\ Willy Sansen M C. 模擬集成電路設計精粹[M]. 北京: 清華大學出版社， 2008.

[3]曹政新， 熊紹珍. 一種新的超低THD低功耗CMOS音頻功率放大器[J]. 半導體學報， 2006， 27(9): 1552-1556.

[4]李鴻基， 龔敏. 音頻功放芯片中AB類輸出運放的設計[J]. 現代電子技術， 2007，30(20): 192-194.

[5]何衛東， 蔣亞東. 新型橋式連接音頻功率放大器設計[J]. 傳感技術學報， 2006， 19(5): 1585-1587.

[6]汪少康， 吳金. 一種BTL低靜態功耗CMOS音頻功率放大器的設計[J]. 電子器件， 2008， 31(2): 472-475.

[7]張金柱. 功率放大器的輸出級電路設計與應用[J]. 山西電子技術， 2008(3): 30-31，68.

[8]HUIJSING J H. 運算放大器理論與設計\\. 北京: 清華大學出版社， 2006.

[9]\\ALLEN P E， HOLBERG D R. CMOS模擬集成電路設計\\. 2版. 北京: 電子工業出版社， 2005.

[10]洪志良. 模擬集成電路分析與設計\\. 北京: 科學出版社， 2005.