基于暫態行波法的配電網故障定位裝置研究

引言

我國配電網由于早期投資不足，設備老化和技術性能低劣，故障頻發，往往一點故障引發全線甚至大面積停電，因此必須盡快找到故障線路，排除故障。然而與輸電網相比，配電網結構復雜，分支點多，特別是10kv配電網，故障排查極其困難。配電網故障的準確及時定位是電力部門急需解決的一個難題。本文采用暫態行波定位方法。介紹了一種配網故障定位裝置，并給出了其軟硬件設計。

行波故障定位簡介

所謂行波，是指沿線路傳播的電壓、電流波，分為穩態行波和暫態行波。暫態行波只在故障時產生，不可重復，并且在系統達到穩態肘衰減為零，具有易逝性。若線路某一點發生故障，則會在該點產生暫態行波以接近光速的速度向線路兩端傳播、并在波阻抗不連續的地方發生反射和折射。由于實際線路損耗的存在，行波在傳輸過程中會發生衰減、畸變，出現失真現象，再加上反射波、折射波的疊加，都給行波的獲取帶來困難。但是初始行波到達時的幅值最大，波頭變化率也最大，此時最容易進行捕捉。因此，本文通過記錄故障產生的初始波到達測量點的GPS同步時鐘精確肘間值，由離故障點最近的兩個測量點測得的GPS時間差計算故障點精確位置，可以不受故障點透射波的影響。

系統結構

整個系統由安裝在測量點的若干故障定位裝置、通信鏈路和中心端三部分構成，如圖1所示。本文主要介紹故障定位裝置的設計。定位裝置通過感應式的電壓傳感器采集行波信號，監測到故障后，在移動通信網絡和互聯網的基礎上，通過GPRS DTU將故障信息傳到中心端，中心端根據至少兩個測量點上傳的數據和時間信息，利用小波分析理論，將故障初始行波浪涌在較低尺度(較高頻帶)下第1個小波模極大值點所對應的時刻作為行波波頭到達時刻，即故障發生的肘間，利用各測量點檢測到故障的時間差計算故障點離各測量點的距離，從而確定故障點的位置，及時調度人員排除故障。

故障定位裝置的硬件電路設計

故障定位裝置主要由外圍的電壓傳感器、GPS授時模塊、GPRS DTU傳輸模塊以及信號調理電路、ADC、FPGA、SRAM數據存儲器和MCU構成，如圖2所示。

其中，FPGA和MCU是整個電路的核心。FPGA負責數據的高速采集，它控制ADC實時采集數據，并判斷是否發生故障，若沒有故障發生，將數據存入SRAM即可；否則，需鎖定GPS模塊的時標，及時通知MCU將記錄下的故障波形和時標信息取走：MCU負責在發生故障時從FPGA獲取故障相關信息，并通過GPRS DTU將數據上傳到監控中心，完成數據的遠程通信任務。這種MCU+FPGA的結構，充分利用了可編程邏輯器件并行、高速的特點和MCIJ在任務處理方面的優勢，既保證了數據采樣的速度，又解決了與低速任務處理之間的矛盾。下面對各部分電路以及所采用的元器件進行介紹。

電壓傳感器

由于10kV線路中的高壓信號不能直接進入定位裝置，需先進行轉換，以往裝置多通過電壓互感器、電流互感器將信號變換成檢測裝置可用的低電壓小電流信號，成本極高，本裝置通過專利技術的感應式電壓傳感器獲取信號，可大大降低成本。電壓傳感器安裝于高壓線路或變壓器的高壓絕緣瓷柱的傘形瓷盤下面，金屬質地的采集端子靠緊瓷柱，與高壓線之間形成一分布電容，高電壓信號經這個分布電容耦合到采集端子，變為2N10V左右的電壓，這幾伏電壓的高低，真實反映了高電壓的變化。2N10V電壓再經放大器進行電流放大，作為采樣電壓輸出。

信號調理電路

由于電壓傳感器輸出的電壓信號不正好在ADC的量程范圍內，故需要對信號進行調理，以滿足高速ADC的要求，保證ADc的正常工作，避免造成ADc的損壞。

高速數據采集及存儲電路

高速數據采集及存儲電路是行波法故障定位裝置的核心部分，主要由FPGA、ADC模數轉換器和2片SRAM構成。其中，FpGA采用Altera公司的240引腳PQFP封裝的EPlCl2，它具有12，060 LEs、52個M4K RAM blocks、2個PLLs、173個用戶I／O。ADC采用ADI公司的AD7822，它是一種8-bit A／D轉換器，單極性輸入，并行輸出；內合取樣保持電路，具有轉換后自動power-Down的模式，電流消耗可降低至suA以下。轉換時間最大為420ns，可滿足1us采樣一次的轉換要求、sNR可達48dB，INL及DNL都在±0.75LsB以內。可應用在數據采樣、DSP系統及移動通信等場合。SRAM的任務是存儲高速ADc轉換的數據，由于高速ADc的轉換速率很高，這就要求數據存儲器有較大的存儲容量和較短的讀／寫時間，這里采用ISSI公司的IS61LV25616。IS6lLV25616是256k×16的高速異步CMOS靜態RAM，讀寫速度可達10ns，完全可以滿足要求。

具體工作過程：線路正常運行時，沒有暫態信號輸入，3片AD7822在FPGA產生的高頻時鐘脈沖控制下并行地進行采樣和數據轉換，并將轉換的數據循環存儲在2片SRAM中的一片上，SRAM中永遠保留著等于RAM容量的最新數據。當三相故障行波信號中任一相的幅值高于預設的門檻值時，表明有故障行波信號被監測到，鎖存當前的時標，同時開始一個10ms的計時延時，在這段時間內繼續將ADc轉換的數據存儲到當前的一片SRAM。當10ms延時結束時，切換地址數據總線將采集的數據存儲到男一片SRAM上，同時通知MCU取走第一片SRAM中的故障行波數據和鎖存的時標，并通過GPRS DTU遠傳給中心端服務器做進一步的處理，實現故障波形分析，進而實現故障定位。若只采用1片SRAM，在10ms延時結束后，需暫時停止數據采集，待SRAM中數據取走之后才能重新采集數據，以保證有用的故障信息不被沖掉。如果在轉存暫態數據期間線路發生故障，則不能對其進行監測，造成故障數據漏記，無法定位。采用雙SKAM，由于MCu轉移數據和高速ADc繼續采集數據可以在FPGA的協調下同肘進行，從而在一定程度上解決了以往裝置存在的循環存儲器死區問題。

單片機外圍電路

單片機(MCU)外圍電路主要包括3部分：與GPRS DTU連接的數據遠傳電路、與GPS模塊連接的時間獲取電路和與FPGA之間的數據通信電路。根據單片機需完成的功能，本系統中采用Microchip高性能ILISCCPU PIC18F8520，它內部有32kB的FLASH程序存儲器和2kB的SRAM數據存儲器、ikB的EEPROM數據存儲器；運算速度可達10MIPS：可以工作在DC－40MHz的時鐘頻率范圍之內：具有外部存儲器接口，可方便地訪問外部存儲器中的程序或數據，便于與FPGA的數據通信：具有2個USAKT接口，支持RS-485和RS-232，其中一個USART接口與GPRS DTU連接，可對DTU進行配置并傳輸數據，男一個與GPS模塊相連，用來獲取精確到秒的時間信息。

無線通訊模塊采用成都眾山科技ZSDZll0 GPRS DTU。ZSD2110是～款使用GPRS進行無線數據傳輸的終端設備，支持透明數據傳輸和用戶自由控制傳輸模式，本系統中采用透明數據傳輸模式，不用關系復雜的網絡協議，通過全透明串行口，就可進行無線數據收發，可大大簡化單片機軟件程序的設計。GPS授時模塊采用Garmin的GPS15XL，它是12通道的GPS接收機，精密授時類型精度可達±50納秒(典型值)；具有串行端口，輸出為RS232，輸入可為RS232或者具有RS232極性的TTL電平，波特率從300-38400可選，默認為4800。可輸出NMEA0183 2.0／3.0的ASCII碼語句／GarminZ，進制格式信息。非常適合應用于車輛導航、海事導航、電力系統校時等。由于DTU和GPS模塊都是通過串行口與單片機連接，接口比較簡單，需特別說明的是單片機與FPGA之間的數據通信接口電路。單片機PICl8F8520需通過其EMI接口從FPGA獲取故障波形數據和時標信息。由于PlCl8F8520的EMI接口中16bit數據線和低16bit的地址線共用，與FPGA之間不能直接相連，接口連接如圖3所示。

故障定位裝置的程序設計

故障定位裝置的程序設計包括FPGA的內部邏輯設計和單片機的軟件設計。

FPGA內部邏輯設計

FPGA的內部邏輯通過Altera公司的Quartus II集成環境，采用VerilogHDL硬件描述語言開發設計，分為以下幾個模塊。

(1)時鐘信號生成模塊：將SOMHz的輸入時鐘通過計數器分頻得到需要的時標標定電路的時鐘信號、ADC轉換時鐘信號等系統需要的各種頻率的時鐘信號。

(2)A／D控制模塊：控制A／D轉換芯片進行A／D轉換。

(3)故障判定模塊：將A／D轉換得到的數字信號瞬時值與預設的門檻值比較，判斷是否發生故障。

(4)延時模塊：產生故障發生后大約10ms的延時信號。

(5)sRAM控制模塊：將采樣數據寫入SRAM；2片SRAM之間的總線切換；讀出SRAM中的數據送往MCU。

單片機軟件設計

單片機程序在MPLAB IDE8.10環境下，采用MPLAB C18編譯器。用c語言編程實現，主要包括下述功能：

(1)對GPS模塊的初始化、配置以及從GPS模塊獲取精確到秒級的時間信息(年、月、日、時、分、秒)：

(2)通過EMI接口從FPGA中獲取故障波形數據和精確到微秒的日寸標信息：

(3)通過USART接口對DTU進行設置以及將故障波形數據和完整的時標信息通過DTU上傳。

結語

本文介紹的基于暫態行波定位原理的10kv配電網故障定位裝置，通過實驗證明，MCU+FPGA的設計方案可以很好地解決高速數據采集和順序任務控制間的矛盾，實現高速數據采集和其他任務的并行處理，經測試，電路運行良好，可以達到設想的要求，具有一定的實用價值。