PLL頻率合成器的雜散性能分析

陳葉民,劉長(zhǎng)明

（國(guó)營(yíng)第七一三廠設(shè)計(jì)所,江西 九江 332005）

0 引言

頻率合成器作為無(wú)線通信設(shè)備的核心部件,其性能的好壞直接決定了無(wú)線系統(tǒng)的應(yīng)用性能。PLL作為頻率合成的一種手段,始終是高性能頻率合成器設(shè)計(jì)的首選。PLL頻率合成器的關(guān)鍵指標(biāo)主要有相位噪聲、雜散抑制和換頻時(shí)間等。由于換頻時(shí)間不具有普遍性,僅在頻率捷變系統(tǒng)中有嚴(yán)格的要求,另外關(guān)于相位噪聲性能分析的資料較多,因此本文僅對(duì)頻譜雜散進(jìn)行詳細(xì)分析。

1 雜散性能分析

1.1 雜散概念

雜散是指和輸出信號(hào)沒(méi)有諧波關(guān)系的一些無(wú)用譜。在頻譜上可能表現(xiàn)為若干對(duì)稱邊帶,也可能表現(xiàn)為信號(hào)頻率譜線旁存在的非諧波關(guān)系的離散單根譜線。這些譜線的幅度一般都高于噪聲。通常用與載波頻率成非諧波關(guān)系的離散頻譜功率與載波功率之比來(lái)表征PLL的雜散性能,也就是常說(shuō)的雜散抑制指標(biāo),以dBc表示。

1.2 雜散分析及工程解決方法

雜散其實(shí)也屬于噪聲的范疇,其傳輸特性與相位噪聲的傳輸特性基本一致。從PLL的傳輸特性分析,任何一個(gè)環(huán)節(jié)都可能成為引入雜散的途徑,這也使得因引入雜散的途徑和起因的不一樣導(dǎo)致雜散種類眾多,對(duì)雜散的分析也更為復(fù)雜。因此,下面結(jié)合工程實(shí)際,對(duì)不同類型的雜散進(jìn)行具體分析,并提出合理的改善手段。

1.2.1 鑒相泄漏引入的雜散

在PLL頻率合成器的設(shè)計(jì)中,由鑒相泄漏引入的雜散是最常見(jiàn)的雜散,它出現(xiàn)在鑒相頻率的整數(shù)倍上,如圖1所示。

它主要是由于充電泵的電流泄漏效應(yīng)以及電路失配所致,通常抑制該類雜散的手段主要通過(guò)環(huán)路濾波器的優(yōu)化設(shè)計(jì)來(lái)實(shí)現(xiàn)。在工程上采用高階環(huán)路濾波器能對(duì)該類雜散有著較好的抑制,一般的PLL采用三階環(huán)路濾波器基本能夠滿足要求。

圖1 由鑒相泄漏引入的雜散

1.2.2 小數(shù)分頻引入的雜散

傳統(tǒng)的整數(shù)頻率合成器通常采用提高鑒相頻率的方法來(lái)降低輸出信號(hào)的相位噪聲,這樣便難以滿足小頻率步進(jìn)的要求。小數(shù)分頻技術(shù)的應(yīng)用解決了這一突出的矛盾,但同時(shí)又導(dǎo)致嚴(yán)重的小數(shù)分頻雜散。在工程上為了解決小數(shù)分頻雜散問(wèn)題,引入了Σ-Δ調(diào)制技術(shù)。Σ-Δ調(diào)制器的噪聲成形技術(shù)可以有效地改變?cè)肼暤念l譜特性,通過(guò)環(huán)路濾波抑制雜散,是單一鎖相環(huán)路實(shí)現(xiàn)小步進(jìn)、低相噪的最佳途徑。目前CONEXANT公司的CX72301,ADI公司的ADF4153,MAXIM公司的MAX2150等,普遍都能將小數(shù)分頻雜散抑制到一個(gè)可以接受的水平。

1.2.3 外部串?dāng)_引入的雜散

PLL頻率合成器可能處于不同的電磁環(huán)境下工作,在屏蔽隔離不夠的情況下,各種外部頻率源都可能形成對(duì)PLL頻率合成器的串?dāng)_,主要包括:顯示器、各種電話、單元板中其他元件、閃爍燈光、交流電源和計(jì)算機(jī)等。一根長(zhǎng)的信號(hào)走線可以等效成一根天線,從而引入干擾。因此,從工程上解決該類雜散的最好方法就是對(duì)敏感電路的屏蔽以及合理的PCB設(shè)計(jì)。

1.2.4 輔助PLL引入的雜散

該類雜散只產(chǎn)生于雙PLL芯片的頻率合成器中,在頻譜上可以看到離載波頻率的頻偏為主PLL和輔助PLL（有時(shí)也可能是其高階諧波）的輸出頻差。如果主PLL和輔助PLL的輸出頻率比較接近時(shí),這種雜散最可能產(chǎn)生。其主要原因在于板上的寄生電容導(dǎo)致高頻信號(hào)的線間串?dāng)_,以及芯片內(nèi)部的相互串?dāng)_。PLL的充電泵電源對(duì)高頻噪聲極為敏感,在設(shè)計(jì)上一定要加強(qiáng)濾波隔離。同時(shí)輔助PLL不用的話,盡量在設(shè)計(jì)中關(guān)斷其工作電源,以減少其對(duì)主PLL的干擾。

1.2.5 參考頻率引入的雜散

該類雜散通常出現(xiàn)在偏離載波頻率值為參考頻率的整數(shù)倍的地方,其原因是參考頻率的輸入幅度太大,這將產(chǎn)生比較大的諧波分量,最終都可能調(diào)制在載波頻率的兩端。工程上的解決方法主要是對(duì)參考信號(hào)進(jìn)行適當(dāng)?shù)臑V波處理,以及保持一個(gè)合理的輸入電平。

1.2.6 雙PLL相互串?dāng)_引入的雜散

該類雜散通常出現(xiàn)在2個(gè)PLL電路靠的比較近且同時(shí)工作的場(chǎng)合。某些情況下,這類雜散將會(huì)比較大。其原因在于不合理的電源設(shè)計(jì)以及PCB布局設(shè)計(jì)。2個(gè)PLL的充電泵同時(shí)工作時(shí),它們將在充電泵電源線上產(chǎn)生噪聲,最終導(dǎo)致雜散的產(chǎn)生。因此,從工程上解決該類雜散的方法就是對(duì)不同PLL的充電泵電源進(jìn)行隔離處理,并且盡可能地在充電泵電源線上放置更多的濾波電容,同時(shí)必須保證PCB設(shè)計(jì)的合理布局。在某些情況下,還可以考慮改變2個(gè)PLL的鑒相頻率,以提高它們之間的頻率差,這樣一個(gè)較窄的環(huán)路濾波器也能對(duì)該類雜散起到較好的抑制。

1.2.7 環(huán)路濾波器元件引入的虛假雜散

該類雜散的特點(diǎn)是從頻域上來(lái)看,并沒(méi)有產(chǎn)生新的雜散,僅僅在頻率切換后會(huì)導(dǎo)致鑒相泄露引入的雜散電平突然增大。當(dāng)工作頻率改變后,它需要很長(zhǎng)時(shí)間才能減小到之前的狀態(tài),并穩(wěn)定下來(lái)。這種現(xiàn)象在較低鑒相頻率時(shí)更為普遍,其原因主要是環(huán)路濾波器的電容泄漏,有些理論也認(rèn)為與環(huán)路濾波器電容的一些其他不理想效應(yīng)有關(guān),如介質(zhì)吸收等。工程上的解決方法主要是使用高品質(zhì)的電容。電容類型主要有鉭電容、X7R、NPO等。另外,采用小數(shù)分頻技術(shù)影響較小,主要是小數(shù)分頻引入的雜散對(duì)充電泵泄漏和電容介質(zhì)特性不敏感。

1.2.8 前置分頻器計(jì)數(shù)錯(cuò)誤引入的雜散

該類雜散通常出現(xiàn)在鑒相頻率的1/2,也可能出現(xiàn)在1/3、2/3或其他一些小數(shù)倍數(shù)的鑒相頻率上。該類雜散是由于前置分頻器計(jì)數(shù)錯(cuò)誤所引起的,通常導(dǎo)致前置分頻器計(jì)數(shù)錯(cuò)誤的原因包括高頻輸入腳的阻抗失配、PLL靈敏度的變化和VCO諧波等。即使PLL的靈敏度符合要求,阻抗失配也能使PLL靈敏度和VCO諧波發(fā)生變化;而且,PLL芯片的靈敏度還有一個(gè)上限范圍。工程上的解決方法主要有:必須保證PLL芯片的輸入信號(hào)電平在芯片標(biāo)識(shí)特性的范圍以內(nèi),同時(shí)盡可能在工作頻率上實(shí)現(xiàn)阻抗匹配,并且使VCO的諧波抑制小于-20dBc,甚至更低,以減少前置分頻器的計(jì)數(shù)錯(cuò)誤。

1.2.9 前置分頻器輸出引入的雜散

該類雜散通常離載波頻率比較遠(yuǎn),偏移值為VCO輸出頻率除以分頻比。在多數(shù)應(yīng)用中,對(duì)該類雜散并不關(guān)心,因?yàn)樗趲狻Ｆ湓蛑饕荘LL芯片與VCO輸出間隔離度不夠,導(dǎo)致前置分頻器輸出信號(hào)反串到VCO輸出端形成干擾。要解決此問(wèn)題,必須提高PLL輸入腳與VCO之間的隔離度,工程上的解決方法主要有:①在反饋路徑上放一個(gè)有足夠衰減量的衰減器,但衰減量的大小又受限于PLL的輸入靈敏度;②在反饋路徑上放一個(gè)放大器,以提高其反向隔離度;③使用一個(gè)對(duì)應(yīng)工作頻段的定向耦合器,但需要占用一定的PCB板空間。

1.2.10 開(kāi)關(guān)電源引入的雜散

該類雜散離載波頻率的偏移值為開(kāi)關(guān)電源的工作頻率。在大多數(shù)應(yīng)用中,由于對(duì)開(kāi)關(guān)電源的輸出濾波隔離不夠,直接應(yīng)用到對(duì)噪聲敏感的PLL電路中,開(kāi)關(guān)電源噪聲很容易調(diào)制到VCO的輸出端,在工程上通過(guò)良好的濾波隔離基本能夠解決此問(wèn)題,如果在一些空間受限的場(chǎng)合無(wú)法做到很好的濾波隔離時(shí),通常選用一個(gè)線性穩(wěn)壓器進(jìn)行二次隔離,能夠取得較好的抑制效果。

2 雜散問(wèn)題的分析總結(jié)

總的來(lái)說(shuō),以上雜散并不是PLL雜散的全部,僅僅是在工程設(shè)計(jì)中碰到的相對(duì)常見(jiàn)的一些。要處理好PLL的各種雜散問(wèn)題,必須在一些細(xì)節(jié)上加以注意,才有可能獲得較為滿意的雜散性能。具體表現(xiàn)在以下幾個(gè)方面:

①合理的電源去耦設(shè)計(jì)。通常充電泵的電源易受到噪聲的干擾。放置一個(gè)100pF,0.01μF,0.1μF能抑制較寬范圍內(nèi)的噪聲。通常把較小的電容放置在離PLL芯片最近的地方,而把大電容放置在離PLL芯片稍遠(yuǎn)一點(diǎn)的地方,這樣在小電容和大電容之間的走線將增加線上的電感,這種做法有助于抑制高頻噪聲。同時(shí)在電源線上增加一個(gè)小電阻有助于抑制低頻噪聲,這個(gè)電阻上的壓降一般保持在0.1V左右,18Ω是一個(gè)典型值,但實(shí)際取值應(yīng)根據(jù)工作電流而定;

②合理的PCB布局設(shè)計(jì)。必須確保充電泵的電源線和VCO的壓控線遠(yuǎn)離噪聲信號(hào),盡量在芯片周圍放置一些接地孔,以最小化信號(hào)的反饋路徑,并且在頂層與地層之間放置一地層以減少相互間的串?dāng)_;

③合理的屏蔽設(shè)計(jì)。PLL電路屬于噪聲敏感電路,對(duì)其進(jìn)行屏蔽設(shè)計(jì)有利于避免外部干擾影響PLL的輸出信號(hào)質(zhì)量,也避免了PLL輸出信號(hào)對(duì)外部設(shè)備的干擾;

④合理的環(huán)路濾波器設(shè)計(jì)。通常環(huán)路濾波器階數(shù)越高,帶寬越窄對(duì)雜散的抑制效果越好。但如果雜散是來(lái)自VCO本身,那么更寬的環(huán)路帶寬有助于改善雜散。當(dāng)環(huán)路本身對(duì)某些帶外雜散抑制效果不佳時(shí),在環(huán)路濾波器的后端增加一輔助LC低通濾波器對(duì)雜散頻率進(jìn)行陷波,能起到很好的雜散抑制效果。

3 雜散性能優(yōu)化的工程案例

某型接收機(jī)PLL頻率合成器的一本振輸出頻率為4219MHz,要求雜散電平小于-65dBc。在實(shí)際的工程設(shè)計(jì)中,PLL芯片選用的是ADF4106。由于是單環(huán)設(shè)計(jì),電路較簡(jiǎn)單,用ADI公司的PLL仿真軟件對(duì)該工程進(jìn)行仿真,采用三階無(wú)源低通濾波器,環(huán)路帶寬設(shè)計(jì)為20kHz。

調(diào)試過(guò)程中,在RS公司FSU8頻譜分析儀上輸出的頻譜如圖2所示。從圖上可以看到在載波頻率的2端有對(duì)稱的2個(gè)小峰,頻偏在140kHz左右。通過(guò)分析知道,整機(jī)的電源單元全部采用開(kāi)關(guān)電源設(shè)計(jì),開(kāi)關(guān)頻率大概在140kHz左右,由于饋入PLL充電泵的電源隔離濾波不夠,導(dǎo)致雜散的產(chǎn)生。雖然在電源濾波上采取了進(jìn)一步的措施,但效果不明顯。后來(lái)在充電泵的輸入端增加了一個(gè)高性能線性穩(wěn)壓芯片,對(duì)輸入電源進(jìn)行二次穩(wěn)壓,達(dá)到了隔離開(kāi)關(guān)噪聲的效果。重新測(cè)試輸出信號(hào)頻譜,雜散消失,信號(hào)頻譜如圖3所示。

圖2 有雜散的輸出信號(hào)頻譜圖

圖3 無(wú)雜散的輸出信號(hào)頻譜

4 結(jié)束語(yǔ)

通過(guò)上述對(duì)PLL頻率合成器雜散的分析,使大家對(duì)PLL頻率合成器雜散特性有了更為深刻的認(rèn)識(shí),也懂得了在PLL的工程設(shè)計(jì)中如何提高其性能及遇到上述問(wèn)題該如何處理。工程上對(duì)于各種雜散電平大小的預(yù)測(cè)很難,必須對(duì)它們進(jìn)行細(xì)致地分析,確認(rèn)所屬的雜散類型,并采取對(duì)應(yīng)的解決方法,達(dá)到改善雜散性能的目的。應(yīng)該說(shuō),本文對(duì)于正在進(jìn)行PLL設(shè)計(jì)的射頻工程師來(lái)說(shuō)是一個(gè)很好的參考。

[1]李月.數(shù)字鎖相倍頻環(huán)的噪聲分析及參數(shù)選擇[J].長(zhǎng)春郵電學(xué)院學(xué)報(bào),1994,12（2）:15-20.

[2]王福昌,魯昆生.鎖相技術(shù)[M].武漢:華中理工大學(xué),1996:140-161.

[3]BEST R L.Phase Locked Loops:Design,Simulation and Applications[M].3rd Edition,USA:McGraw-Hill,1997.

[4]FOX ADRIAN.Ask the Applications Engineer about PLL Synthesizer[S].Analog Devices Application Note.

[5]ROHDE U L.Microwave and Wireless Synthsezers[M].New York:John Wiley&Sons,Inc,1997:79-135.