基于FPGA的混沌脈沖產(chǎn)生技術(shù)

王 洵,黃克林,江 聰

(華東交通大學(xué)基礎(chǔ)科學(xué)學(xué)院,江西南昌330013)

混沌理論在雷達(dá)和通信領(lǐng)域中已成為研究熱點(diǎn)[1-3]。單片機(jī)、DSP、FPGA等數(shù)字器件的出現(xiàn)為混沌信號(hào)的產(chǎn)生提供了一種新的途徑,使用上述數(shù)字器件產(chǎn)生混沌信號(hào)時(shí),映射類型、參數(shù)或初值的改變只需通過修改代碼并重新加載即可,因而實(shí)現(xiàn)方法更加簡(jiǎn)便靈活,且系統(tǒng)性能基本不受外界環(huán)境影響。

FPGA可以被看作一種“軟件形式的硬件”,用戶用硬件描述語言(HDL)編寫的程序直接被映射成芯片內(nèi)部底層基本邏輯單元連接而成的硬件邏輯和運(yùn)算電路,執(zhí)行速度大大高于靠指令運(yùn)行的體制。本文主要研究基于FPGA的混沌信號(hào)產(chǎn)生及混沌信號(hào)的隨機(jī)性能。

1 基于FPGA的混沌脈沖產(chǎn)生

離散時(shí)間動(dòng)態(tài)系統(tǒng)可用以下狀態(tài)方程來定義

式中:xn稱作狀態(tài);f將狀態(tài)xn映射到下一個(gè)狀態(tài)xn+1,以x0為初值迭代得到序列稱為該離散時(shí)間動(dòng)態(tài)系統(tǒng)的一條軌跡。

本文在設(shè)計(jì)基于FPGA的混沌信號(hào)產(chǎn)生模塊時(shí),選取了應(yīng)用較廣泛的Logistic映射和Tent映射。

Logistic映射關(guān)系表達(dá)式為

將式(2)與式(1)聯(lián)立,得到使用Logistic映射生成混沌序列的迭代公式為

式中:參數(shù) μ∞≤μ≤4時(shí)映射處于混沌區(qū)域。

Tent映射關(guān)系表達(dá)式為

將式(4)與式(1)聯(lián)立,得到使用Tent映射生成混沌序列的迭代公式為

混沌映射迭代方程中參與運(yùn)算的都是浮點(diǎn)數(shù),而Verilog HDL語言只支持整型數(shù)變量。為了解決這個(gè)問題,本文使用了用定點(diǎn)整型數(shù)表示浮點(diǎn)數(shù)的方法。

將本文開發(fā)的混沌脈沖產(chǎn)生模塊下載到FPGA芯片中,得到的混沌脈沖波形如圖1所示。輸出的混沌脈沖的碼元寬度為20 ns,脈沖的高電平為3 V左右。實(shí)驗(yàn)結(jié)果驗(yàn)證了本文設(shè)計(jì)的基于FPGA的混沌脈沖產(chǎn)生模塊的正確性。

圖1 FPGA輸出的混沌脈沖波形

2 基于FPGA生成的混沌序列隨機(jī)性分析

2.1 周期性分析

理想情況下的混沌信號(hào)是沒有周期的。基于FPGA生成混沌序列時(shí),由于采用的數(shù)據(jù)字長(zhǎng)總是有限的,因而周期長(zhǎng)度是有限的[4]。

取Logistic映射參數(shù)μ=4,Tent映射參數(shù)β=1.99。兩種映射生成的混沌序列周期長(zhǎng)度對(duì)比如表1所示。

表1 Logistic映射和Tent映射生成的混沌序列周期長(zhǎng)度對(duì)比

從表1可以看出,序列的周期長(zhǎng)度是有限的,但在數(shù)據(jù)字長(zhǎng)設(shè)置為28位時(shí),Tent序列的周期長(zhǎng)度就已達(dá)到200萬以上的量級(jí)。由圖[1]還可以看出,周期長(zhǎng)度與使用的混沌映射類型和設(shè)置的數(shù)據(jù)字長(zhǎng)有關(guān)。在相同字長(zhǎng)條件下,Tent序列周期長(zhǎng)度要遠(yuǎn)大于Logistic序列的周期長(zhǎng)度。對(duì)同一類型序列,隨著數(shù)據(jù)字長(zhǎng)的增加,周期長(zhǎng)度明顯增加。

2.2 相關(guān)性分析

理想情況下Logistic映射混沌序列具有點(diǎn)函數(shù)型的非周期自相關(guān)函數(shù),互相關(guān)函數(shù)為零[5-6]。基于FPGA生成的Logistic映射混沌序列的自相關(guān)函數(shù)和互相關(guān)函數(shù)如圖2和圖3所示。

圖2 Logistic映射混沌序列自相關(guān)函數(shù)

圖3 Logistic映射混沌序列互相關(guān)函數(shù)

由圖2和圖3可以看出,序列的自相關(guān)函數(shù)在間隔為0處的函數(shù)值近似為0.125,在間隔不為0處的函數(shù)值近似為0;互相關(guān)函數(shù)處近似為0。此結(jié)果和理論值符合得較好,說明基于FPGA產(chǎn)生的混沌序列保持了良好的相關(guān)性以及對(duì)初值的敏感性。

本文,用歸一化自相關(guān)函數(shù)的旁瓣值對(duì)0的標(biāo)準(zhǔn)差σac來衡量序列的自相關(guān)性,用互相關(guān)函數(shù)值對(duì)0的標(biāo)準(zhǔn)差 σcc來衡量序列的互相關(guān)性,σac和 σcc的值越小,表明序列的相關(guān)性越好。

以Tent映射混沌序列為例考察數(shù)據(jù)字長(zhǎng)設(shè)置不同對(duì)混沌序列相關(guān)性的影響,計(jì)算的序列在不同字長(zhǎng)設(shè)置下的相關(guān)性如表2所示。

以Logistic映射混沌序列為例考察序列長(zhǎng)度不同對(duì)混沌序列相關(guān)性的影響,序列的相關(guān)性和序列長(zhǎng)度的關(guān)系曲線如圖4所示。

表2 數(shù)據(jù)字長(zhǎng)對(duì)混沌序列相關(guān)性的影響

圖4 混沌序列相關(guān)性和序列長(zhǎng)度之間的關(guān)系

由圖4可以看出,序列長(zhǎng)度對(duì)σac和 σcc的影響是一致的,當(dāng)序列長(zhǎng)度較短時(shí),相關(guān)性隨著序列長(zhǎng)度的增加明顯改善,當(dāng)序列長(zhǎng)度增加到2 000左右以后,這種改善效果變得不再明顯。

2.3 平衡性分析

混沌序列的平衡性可以用二值序列中的某一個(gè)值的個(gè)數(shù)占序列長(zhǎng)度的百分比來定量表示混沌序列的平衡性[7-8],其理想值為50%。

表3為L(zhǎng)ogistic映射序列(μ=4)和Tent映射序列(β=1.99)在不同字長(zhǎng)條件下一個(gè)周期長(zhǎng)度上的平衡性。

從表3可以看出,序列具有較好的平衡性,且平衡性隨著字長(zhǎng)的增加逐漸變好;在字長(zhǎng)相同的情況下,Tent映射的平衡性要好于Logistic映射。

表3 字長(zhǎng)和平衡性的關(guān)系

3 結(jié)論

由以上對(duì)基于FPGA產(chǎn)生的混沌序列的周期性、相關(guān)性和平衡性的分析可以看出:在足夠的數(shù)據(jù)字長(zhǎng)設(shè)置下,序列能夠達(dá)到百萬量級(jí)的周期長(zhǎng)度,而且保持了良好的相關(guān)性和平衡性,可以較好地逼近客觀混沌。這說明,基于FPGA生成混沌信號(hào)的方法是可行的。

[1]GHOBAD HEIDARI BATENI.A chaotic direct-sequence spread-spectrum communication system[J].IEEE Transaction on Communication,1994,42:1 524-1 527.

[2]MAZZINI G,SETTI G,ROVATTI R.Chaotic complex spreading sequence for asynchronous DS-CDMA part 1:system modeling and results[J].IEEE Transactions on CAS,1997,44(10):937-947.

[3]SCHUSTER H G.Deterministic Chaos:An Introduction[M].2nd.Berlin:Federal Republic of Germany,1988:131-135.

[4]LING CONG,WU XIAOFU.A general efficient method for chaotic signal estimation[J].IEEE Transctions on Signal Processing,1999,47(5):1 424-1 427.

[5]LI YUN,ZHANG SHENGBING.Design and implementation of video signal generator based on FPGA[J].Computer Measurement&Control,2007,15(8):1 057-1 059.

[6]MI GUOMEI.Designing and realization of any waveform generator based onFPGA[J].Computer Measurement&Control,2006,14(5):689-691.

[7]HUANG CANJIE,MAO KAI.Design of PXI data acquisition system based on FPGA[J].Computer Measurement&Control,2006,14(1):123-125.

[8]XIE WEIDA,LIU YIJING.Logic analyzer design based on FPGA[J].Computer Measurement&Control,2005,13(5):506-507.