高速數字電路信號完整性問題分析與解決方案

董小軍，陳 巖，楊忠孝

（1.電子科技大學自動化學院，四川 成都 610054；2.中國電子科技集團第30研究所，四川 成都 610041）

1 引 言

現在的集成電路中開關切換速度已經從幾十赫茲增加到幾百兆赫茲，甚至可以到達幾個吉赫茲，所以，元器件和PCB板的參數、元器件在PCB板上的布局、高速信號布線以及電路的拓撲結構等因素，都會引起信號完整性的問題，導致系統不穩定甚至崩潰。因此，在高速電路設計中所面臨的信號完整性問題已經成為高速電路設計者必須關心的問題之一。

2 信號完整性概述

信號完整性（Signal Integrity）是指信號在電路中以正確的時序和電壓做出響應的能力。如果電路中信號能夠以正確的時序和電壓電平值做出響應，則沒有信號完整性問題，反之，當信號不能正常響應時，就出現了信號完整性問題。信號完整性問題主要包括反射、串擾、地彈、振鈴、時延等。

2.1 反射和串擾

反射由阻抗不匹配引起，阻抗不匹配可以由驅動源、傳輸線和負載的阻抗不同引起，也可以由傳輸線的不連續引起（如過孔）。反射會引起信號的振鈴現象，如果過沖過大，會造成誤觸發。傳輸線末端端接阻抗與其特征阻抗不匹配，形成末端反射（負載端反射）。反射信號到達源端，若傳輸線源端阻抗與特征阻抗不匹配，將形成源端反射（第二次反射）。可以通過阻抗匹配的方式來消除反射的影響。匹配阻抗的端接有多種方式，包括并聯終端匹配、串聯終端匹配、戴維南終端匹配等。

串擾是指當信號在傳輸線上傳播時，因電磁耦合對相鄰的傳輸線產生的不期望的影響，在被干擾信號表現為注入了一定的耦合電壓和耦合電流，過大的串擾可能引起電路的誤觸發，導致系統無法正常工作。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性以及端接方式對串擾都有一定的影響。不良的拓撲結構設計也會造成串擾的危害。

在Cadence的信號仿真工具中可以同時對6條耦合信號線進行串擾后仿真，可以設置的掃描參數有PCB的介電常數、介質的厚度、沉銅厚度、信號線長度和寬度、信號線的間距。仿真時還必須指定一個受侵害的信號線，也就是考察另外的信號線對本條線路的干擾情況，激勵設置為常高或是常低，這樣就可以測到其他信號線對本條信號線的感應電壓的總和，從而可以得到滿足要求的最小間距和最大并行長度。

2.2 振鈴

振鈴和地彈都屬于信號完整性問題中單信號線的現象，信號的振鈴由傳輸線上過度的電感和電容引起的接收端與傳輸線和源端的阻抗不匹配而產生的，通常發生在邏輯電平門限附近，多次跨越邏輯電平門限會導致邏輯功能紊亂。振鈴可以通過適當的端接予以減小但是不能消除，電路中有大電流涌動時會引起地彈。一般信號完整性問題的解決辦法有終端接地、以交流負載替換直流負載、使用上升時間緩慢的主動驅動源以及替換或重新布線等。通常在設計具體高速電路時候就要具體問題具體分析。

2.3 信號延遲

電路中只能按照規定的時序接收數據，過長的信號延遲可能導致時序和功能的混亂，在低速的系統中不會有問題，但是信號邊緣速率加快，時鐘速率提高，信號在器件之間的傳輸時間以及同步時間就會縮短。驅動過載、走線過長都會引起延時。必須在越來越短的時間預算中要滿足所有門延時，包括建立時間、保持時間、線延遲和偏斜。由于傳輸線上的等效電容和電感都會對信號的數字切換產生延遲，加上反射引起的振蕩回繞，使得數據信號不能滿足接收端器件正確接收所需要的時間，從而導致接收錯誤。

3 Cadence工具的理解和使用

Cadence是全球最大的電子設計技術、程序方案服務和設計服務供應商，其EDA產品涵蓋了電子設計的整個過程。Cadence SPB15.7是Cadence公司推出的EDA設計的軟件，其系統互連設計平臺能夠跨IC、封裝和PCB系統設計高性能互連，可以更好地幫助我們來解決信號完整性的問題。SpecctraQuest Interconnect Designer是Cadence公司為了滿足高速系統和板級設計需要而開發的工程設計環境。它將功能設計和物理實際設計有機地結合在一起，設計工程師能在直觀的環境中探索并解決與系統功能息息相關的高速設計問題。在進行實際的布局和布線之前，SpecctraQuest Interconnect Designer使設計工程師在時間特性、信號完整性、EMI、散熱及其他相關問題上作出最優化的設計。這種統一的考慮不僅在單塊板的系統中得到完美體現，更能在多塊板構成的系統中，包括ASIC芯片、電路板、連接電纜、插接件等之間的連接進行分析。

在SpecctraQuest的參數設置環境中可以針對不同設計要求規定不同的約束條件。這些不同的約束條件可以通過參數分配表分配給電路板上不同的特定區域，或者分配給某一個信號組（Group），甚至具體到某一個網絡。這些約束條件包括了范圍廣泛的物理和電氣性能參數，如常見的PCB線寬、過孔數目、阻抗范圍、還有峰值串擾、過沖特性、信號延時、阻抗匹配等。

4 拓撲結構的設計

在某通信系統項目設計中，采用了MIPS公司的OCTEON CN31系列CPU串聯多個DDR內存設計控制電路。從器件供應商提供的IBIS模型中提取M.ibs文件，通過Cadence工具轉換成M.dml文件，再由Cadence仿真軟件將模型導入到器件中。經研究需設計8層PCB才可以滿足設計要求，通過國內知名PCB廠家提供的印制板材料參數，調整PCB的每一層的物理厚度和走線層的線寬，使PCB各層上的走線的特征阻抗符合設計要求，以確保仿真結果的精確性。具體操作步驟如下：

（1）調整介質的厚度參數

（a）在 SPECCTRA Quest中選擇 Setup-＞Crosssection或快捷按鈕。

（b）這時會彈出Layout Cross Section對話框。此對話框中，可以添加或刪除疊層，也可以更改每一層的類型、材料、厚度、電導率、介電常數、線寬、特征阻抗等參數。一般而言，PCB疊層的數量和順序以及每一層的類型、材料、電導率、介電常數等已經確定了，需要按照給定的要求設置。而為了達到要求的特征阻抗，對于前仿真，一般調整的是線寬（一定的范圍內）和介質厚度，對于后仿真，由于走線已經結束，能調整的主要就是介質的厚度。

（2）仿真參數的確定

在進行仿真前，需要對各種不同的仿真參數進行設定，以使仿真結果能夠更精確地反映設計者的要求。當然，如果需要的話，仿真分析過程中也可以調整仿真參數。具體操作步驟為：

（a）在 SPECCTRAQuest中選擇 Analyze-＞SI/EMI Sim-＞Preferences（或是在Sigxplore中選擇Analyze-＞Preferences）。

（b）這時會彈出Analysis Perferences對話框。這里可以設置的參數包括器件模型參數、互聯模型參數、仿真設置參數、單位、EMI參數和電源完整性參數等。其中常用的大致有仿真的周期數（Measurement Cycle）、時鐘頻率（Clock Frequency）、占空比（Duty Cycle）、偏移量（Offset）、固定仿真時間（Fixed Duration）、波形取樣時間（Waveform Resolution）、截止頻率（Cutoff Frequency）、仿真模式（FTS Mode）、驅動激勵（Drive Excitation）、測量模式（Measurement Mode）等。一般可以使用默認值，個人根據自己的要求進行個別調整。

得到圖1的參數，后計算得知差分阻抗100Ω，其單端阻抗50Ω。

圖2 菊花鏈管腳連接拓撲圖

圖3 菊花鏈40MHz時鐘仿真波形

走線的拓撲結構是指走線的布線順序及布線結構，當使用高速邏輯器件時，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲，會造成信號的串擾、反射，對電路產生十分明顯的影響，為了滿足信號完整性的要求，設計過程要對電路結構進行分析并通過合理的仿真選擇合適的拓撲結構，通常情形下，PCB走線采用兩種基本拓撲結構，即菊花鏈（Daisy Chain）布線和星形（Star）分布。提取傳統的拓撲結構，如圖2所示的菊花鏈，一根走線上串聯多個專有芯片，對于菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信號特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。

圖4 菊花鏈120MHz時鐘下的仿真波形

通過對Allegro PCB SI參數（如Pulse Stimulus、Simulation Parameters等）設置后，執行反射的仿真，在40MHz下反射仿真波形如圖3，此時信號質量良好。

由于此項目設計中，時鐘至少要120MHz以上，修改激勵參數設置提高時鐘頻率至120 MHz，此時通過Cadence得到仿真波形如圖4所示，信號邊沿嚴格不單調，在實際電路信號采樣中極有可能出現誤采樣，尤其在此高速電路設計，出現信號誤采樣就會嚴重影響系統正常運行，因此必須進行結構的改進。

對電路結構進行傳統方式改進，如端接、阻抗匹配等，但都無法解決這個問題，仍然會出現圖4中的信號波形，在此提出新的結構改進方式，進行等臂處理，改進拓撲結構。通過調整Net Scheduling對電路拓撲結構進行修改，使D2和C2到CPU總線的距離相等。改進后的拓撲結構如圖5所示。

對修改后的電路進行反射仿真，得波形如圖6所示。可以從圖中看到的是，經過拓撲結構改進后，信號仿真波形明顯好于處理前的信號波形，使信號邊沿嚴格單調，消除了振蕩等影響，滿足實際電路需求。在設計完成后需再次對關鍵信號進行仿真，確保信號質量滿足設計要求。

圖5 調整后的拓撲結構

圖6 調整拓撲結構后高速仿真波形

5 結束語

文中在Cadence下的反射仿真均是在實際的某通信項目中得出的結果，從結果對比中可以得知，采取合適的拓撲結構，可以很好地解決信號反射所帶來的問題。但信號完整性問題是非常豐富和復雜的，必須對其進行全面充分的考慮，具體問題具體分析，綜合各種方式，選取最合適的解決方式，及時盡可能提前地發現和解決電路板中信號完整性問題，避免重復制板，從而可以大大縮短設計周期，節約設計成本。

[1]HowardW，Johnson，Graham M.High-speed digital design：a handbook of black magic[M].The USA New Jersey Prentice Hall，1993.

[2]Bogatin E.Signal integrity：simplified[M].北京：電子工業出版社，2007.

[3]Brooks D.Signalintegrity issues and printed circuit board[M].The USA New Jersey Prentice Hall PTR，2003.

[4]Brooks.信號完整性問題和印制電路板設計[M].北京：機械工業出版社，2005.

[5]黃德勇，張 揚，楊云志.高速電路設計中的信號完整性研究[J].電訊技術，2004（2）：149-152.

[6]曾 錚，鄭建宏.高速PCB板設計中的串擾問題和抑制方法[J].電子設計應用，2006（4）：81-84.

[7]孫宇貞.高速電路的信號完整性分析 [J].電子技術應用，2005（3）：73-76.

[8]彭元杰.高速電路信號完整性分析[D].長沙：湖南大學，2007.

[9]曲 偉，劉 全.高速數字電路信號完整性設計[J].指揮控制與仿真，2006，28（3）：106-116.

[10]周潤景，袁偉亭.Cadence高速電路板設計與仿真[M].北京：電子工業出版社，2006.

[11]喬 洪.高速PCB信號完整性分析及應用[D].成都：西南交通大學，2006.