一種BPSK信號符號速率估計算法FPGA實現

李天保,胡 亞

(中國電子科技集團公司第五十四研究所,河北石家莊050081)

0 引言

確定目標信號的符號速率是無線偵收解調的前提條件之一。在軟件無線電、電子對抗和無線電偵察等領域都是一項重要的技術。

在軟件無線電領域中,無線電臺具有多頻段、多功能、多體制特性,使得收信方在沒有事先約定的情況下無法在特定調制方式下守候接收。因此需要首先對接收信號進行調制信號參數的估計,進而實時重構軟件無線電接收機,實現自動接收。而符號速率是數字調制方式的重要參數,符號速率的準確估計對于定時同步、解調有重要意義。

在實際應用中發現對于高速跳頻、短時突發等信號,可獲得的碼元個數有限,這就給符號速率估計,特別是低符號速率的實時估計增加了難度。因此需要對符號速率估計的方法作些改進。在用FPGA硬件實現算法的方案中,則需要綜合考慮性能、實時性和硬件資源的限制等因素。

1 算法分析

一種傳統的符號速率估計方法是通過直接提取基帶信號包絡中的重復頻率來獲得調制信號的符號速率值。

BPSK調制信號可以表示為：

其中,

式中,Ts為符號周期,符號速率rs=1/Ts,fc為載波頻率,g(t)是寬度為 Ts的基帶脈沖,θc為載波初相,θk等于0或π。

BPSK調制信號經過正交下變頻后成為基帶I/Q兩路信號。

式中,fe為剩余載波,θe為載波與本振的相差。通過計算瞬時幅度可以得到BPSK信號的包絡：

由公式(5)可以看出,BPSK調制信號的包絡是由基帶脈沖組成的以 Ts為周期的周期函數。當采樣點足夠多時,隨著采樣數據中包含的符號數增加,基帶信號包絡會呈現出周期性,而重復頻率就等于符號速率,這是由信息源中0和1的等概率出現所導致的。

基于這樣的一種特性,可以對包絡作FFT,FFT結果中最大譜線的位置就應等于包絡的重復頻率,即BPSK調制信號的符號速率。

文獻[2]對這一方法進行了理論分析。對循環平穩信號施加非線性變換不僅可以產生符號速率譜線,還會轉變出不利于譜線提取的背景噪聲,且噪聲能量主要分布在低頻部分。

在對短數據條件下的BPSK信號作符號速率估計的工程實踐中也發現同樣的問題。由于采集到的符號數較少,基帶信號包絡的頻譜中低頻噪聲成分甚至高于符號速率譜線幅度,導致估計錯誤。

對出現導致符號速率估計錯誤的頻譜圖進行分析后可以看出,幅度高于符號速率譜線的噪聲分量全部集中在低于符號速率的頻率區域。而且在鄰近符號速率的范圍內噪聲分量明顯較低。因此僅從視覺上仍然可以辨別出符號速率譜線的位置。

文獻[2]利用以上的分析結果對算法進行改進。提供了算法改進公式并進行仿真,對性能改善效果作了評估。噪聲抑制算法用公式表示為：

式中,a(k)為原始幅度譜,a′(k)為經過處理的幅度譜,w為窗口寬度,L為FFT點數。

在a′(k)中直接求取最大值點就可以得到符號速率譜線位置。

Matlab仿真結果顯示數據觀察長度越短,性能改善越明顯。當 N=1 024時,性能改善約7.5 dB,而N=512時,性能改善不低于11 dB。

2 設計方案

根據算法分析結果,符號速率估計首先需要對中頻采樣數據進行正交數字下變頻,變換成為I/Q兩路基帶調制信號的數據流。再從中獲得包絡信息,符號速率譜線就存在于包絡的頻譜中。因此整個符號速率估計的設計方案框圖如圖1所示。

圖1 符號速率估計的設計方案框圖

在圖1中首先對中頻BPSK調制信號進行采樣,將采樣結果送入FPGA進行符號速率估計。

數字下變頻包括數字正交混頻和濾波抽取兩部分。正交混頻的目的是將實信號變換成為解析信號,可以方便地從中獲取瞬時幅度。在目標信號符號速率種類較多的情況下,采樣信號中還包含信號帶寬以外的噪聲分量,需要進行濾波,濾除帶外噪聲。

從數學公式來看,計算瞬時幅度的方法就是求取I/Q兩路信號的平方根。計算瞬時幅度產生的數據流就形成了BPSK基帶信號的包絡。從算法分析中可以得知,該包絡中就包含了符號速率的頻率分量。因此對包絡作FFT處理,獲得幅度譜,在符號數足夠多的情況下,幅度譜中最高的一根譜線所在的位置就對應于符號速率。

對于符號數較少的情況,幅度譜中存在色噪聲,且色噪聲的幅度可能高于真實符號速率位置處的譜線高度,直接用尋找最大值的方法無法正確估計出符號速率,需要對幅度譜作噪聲抑制的處理。根據色噪聲的特點,噪聲抑制的方法就是對幅度譜中的每個點除以其右側若干個點的平均值,形成抑制后的頻譜圖,再利用尋找最大值的方法就可以得到正確的符號速率值。

3 設計實現

3.1 數字正交下變頻

首先利用查表法產生數字本振,即事先根據各個正/余弦波的相位計算好相應的正/余弦值,并按照角度作為地址在FPGA內部存儲器中對其進行尋址,構成一個幅度/相位轉換電路,通過該轉換電路進行查表獲得正/余弦樣本。中頻采樣實信號在FPGA內部通過硬件乘法器同時與2個正交的數字本振相乘后就產生了正交混頻數據流。數字正交下變頻的原理框圖如圖2所示。

圖2 數字正交下變頻實現框圖

為了適應不同符號速率,還需要對混頻后的數據進行多級濾波抽取。根據前端估計出來的信號帶寬參數,選擇最符合該信號帶寬的濾波器節點作為輸出。濾波器可以采用IP核來實現,濾波器系數用MATLAB軟件中數字處理工具就可以產生。

在整個正交下變頻模塊中,正交本振序列的產生、數字混頻以及濾波抽取都是數學運算的結果,且工作在同一時鐘域內,因此結果的正交性是完全可以得到保證的。但由于是定點運算,無論是混頻還是濾波,都會使數據位寬增加。為了既確保運算精度,又能盡量減少資源占用,需要進行仿真以截取合適的位寬。

3.2 幅度計算

在設計方案中無論是計算正交下變頻結果的瞬時幅度,還是計算FFT結果的幅度譜,都涉及到開平方這樣的超越函數計算,直接用乘加的方法不能直接得到。在FPGA內部通常采用坐標旋轉數字計算機算法(CORDIC)。CORDIC在FPGA內有成熟的IP核可以利用,精度高,其缺點是在流水線模式下時延較大,但對于數據流處理選擇CORDIC沒有影響,因此選擇CORDIC方法更為便捷。

3.3 FFT處理

FFT處理在FPGA中有IP核可以利用,但需要對FFT的點數和模式進行設置。FFT的點數可以根據符號速率估計的精度要求進行選擇。而由于實時處理的需要,FFT的模式需要選擇塊浮點流水線(PIPELINE)模式FFT。在這種模式下,能夠以固定的時延計算出每一幀輸入數據的頻譜,可以滿足實時性的要求,缺點是占用資源較大。因此可以在滿足符號速率估計精度的前提下盡量減小FFT點數,以減少FPGA資源的占用。在低符號速率下,經濾波抽取后在一跳的時間內積累點數不足設置的FFT點數時,需要在有效數據后補0處理。

FFT模塊輸出結果由實部、虛部和指數項組成,由于后面的估計處理只需要得到幅度譜,可以利用前面的CORDIC模塊計算幅度。雖然FFT輸出結果為塊浮點格式,結果還包含指數項,但對于一幀數據而言,這個指數項是固定的,對于后面的尋找符號速率頻率成分比較大小而言沒有影響,所以在計算幅度時不必考慮指數項。此外,對于后面的處理,用求平方和來代替求幅度從MATLAB仿真結果來看都是一樣的效果,但平方和后數據位寬加倍,后面的處理需要占用更多的資源,所以仍然可以采用CORDIC方法。

3.4 噪聲抑制

首先設置一個固定點數的窗口,對窗口內譜線幅度值取平均,再將靠近滑動窗左側譜線除以該均值。讓該窗口在頻譜圖中從高頻向低頻逐點滑動,從而形成一個經過處理后的頻譜。在具體實現上,以16點寬度的窗口為例,首先需要將FFT運算結果存儲雙口緩存中。FFT模塊輸出數據同時也將對應點序號同步輸出,將該序號值作出與求幅度模塊相同的時延后就與幅度譜數據一一對應起來,以該序號為地址存入緩存中。由于頻譜的正負對稱性,序號大于一半點數的數據丟棄不用,這樣就得到了存儲著正頻率部分幅度譜數據的緩存。設置一個初始值為一半點數的遞減計數器,以該計數器為地址從緩存中讀出幅度譜數據,同時統計出前16個點的平均值,用當前值除以該平均值,把結果存入另一個緩存當中。計數器歸0后就得到存有處理后的頻譜結果的緩存。

由于處理中用到除法,而直接作除法運算在FPGA中難以實現,在具體實現上有2種方法可以作近似處理。一種方法是用查表法將幅度譜取對數,把除法轉換成減法;另一種方法是用右移位把被除數轉換成與之最接近的2的整數次冪,實現近似除法。顯然前一種方法的精確度更高,但實現的復雜度更大。

3.5 最大值檢測

最大值檢測在FPGA內部實現相對較為簡單,與軟件方法較為類似。由于在噪聲抑制模塊中已經將噪聲抑制處理后的數據緩存于內部雙口RAM,依次讀出并比較即可得到最大值。

3.6 延時控制

由于整個符號速率估計需要較大的時延,為了將采樣結果與符號速率估計結果對齊,需要將采樣數據存入一個足夠大的FIFO中。當符號速率估計完成了一幀數據的處理后,在最大值檢測模塊輸出最終結果,同時利用輸出脈沖觸發啟動FIFO的讀操作,從而實現了中頻原始數據與符號速率的同步輸出。

4 實際效果

圖3是噪聲抑制前后的頻譜圖,數據來自實際信號經FPGA處理的中間結果,在FPGA內部緩存后經監控讀取獲得。

圖3 噪聲抑制前后幅度譜比較

從圖3可以看出在噪聲抑制處理之前,符號速率譜線與左側色噪聲包中的譜線相比并不是最大值,用最大值檢測的方法無法獲得正確的符號速率估計結果。但經過噪聲抑制后,符號速率所在位置的譜線成為頻譜中的最大值,用最大值檢測模塊就可以得到正確的估計結果。

5 結束語

設計中采用的器件是Xilinx公司的Virtex5系列XC5S95T-2型FPGA芯片,算法實現的工作頻率大于200MHz,設計充分考慮了FPGA實現的可行性以及對實時性、實現精度和資源占用的要求。經實驗證明,能夠成功實現在中等信噪比下、碼元個數為64個以上的符號速率的估計,已應用于某無線偵察系統中。

[1]管吉興.FFT的FPGA實現[J].無線電工程,2005,35(2)：43-46.

[2]張曉勇,羅來源,羅武忠.一種基于瞬時幅度的PSK信號符號速率估計方法[J].信號處理,2008,24(2)：316-319.

[3]劉雙平,聞翔,金梁.一種抑制符號速率估計背景色噪聲的非線性濾波算法[J].電子學報,2007,35(1)：95-99.