基于CORDIC算法的QAM調制系統的FPGA實現

朱泳霖，羅桂娥

(中南大學 信息科學與工程學院，湖南 長沙 410083)

在現代通信中，頻譜和功率都是珍貴的資源，如何有效提高頻譜利用率一直是人們關注的焦點之一。單獨使用幅度或者相位攜帶信息時，不能充分利用信號平面，頻譜利用率不高，對頻譜資源是一種浪費。因此傳統的數字調制方式已不能滿足應用的需要，需要采用新的數字調制方式以減小信道對所傳輸信號的影響，以便在有限的帶寬資源條件下獲得更高的傳輸速率。這些技術的研究主要是圍繞充分節省頻譜和高效率地利用頻帶資源展開的。多進制調制是提高頻譜利用率的有效方法，恒包絡技術能適應信道的非線性，并且保持較小的頻譜利用率。正交幅度調制QAM(Quadrature Amplitude Modulation)就是一種頻譜利用率很高的調制方式，這種調制方式用2個獨立的基帶波形對相互正交的載波進行雙邊帶調制，充分利用整個信號平面，頻譜利用率很高，目前已經在中、大容量微波通信系統、有線電視網絡高速數據傳輸、衛星通信系統等領域得到了廣泛應用[1]。

采用CORDIC算法很容易實現正交載波，也利于在FPGA上進行控制，很適合于系統的VLSI實現。本文給出了一種基于流水線CORDIC算法的QAM調制系統的FPGA實現，并給出了最后的仿真結果。

1 QAM調制原理

正交振幅調制是用2個獨立的基帶數字信號對2個相互正交的同頻載波信號進行抑制載波的雙邊帶調制，利用這種已調信號在同一帶寬內頻譜正交的性質來實現兩路并行的數字信息傳輸。

正交振幅調制信號的一般表示式為：

式中，An是基帶信號幅度，g(t-nTs)是寬度為Ts的單個基帶信號波形。式(1)還可以變換為正交表示形式:

令 Xn=Ancosφn、Yn=Ansinφn，則式(2)變為：

QAM中的振幅Xn和Yn可以表示為：

式中，A 是固定振幅，cn、dn由輸入數據確定。 cn、dn決定了已調QAM信號在信號空間中的坐標點。

QAM信號調制原理圖如圖1所示。圖中，輸入的二進制序列經過串/并變換器輸出速率減半的2路并行序列，再分別經過2電平到L電平的變換，形成L電平的基帶信號。為了抑制已調信號的帶外輻射，該L電平的基帶信號還要經過預調制低通濾波器，形成X(t)和Y(t)，再分別對同相載波和正交載波相乘。最后將2路信號相加即可得到QAM信號。

圖1 QAM調制原理圖

2 QAM調制系統各模塊的設計

圖2給出了基于流水線CORDIC算法的QAM調制系統的組成框圖。偽隨機序列發生器產生的高速數字序列通過串并轉換、差分編碼和星座圖映射后變成I、Q 2路數據流，經過成形濾波后分別與2路相互正交的載波相乘，再把2路信號相加就得到已調的QAM信號。本文選取的電平數L為4，即對16QAM調制系統進行研究和設計。本設計中除了D/A轉換以外，每個功能模塊都用FPGA實現。

圖2 QAM調制系統組成框圖

成形濾波模塊的設計和載波信號的產生及調制實現是本設計的重點及難點，下面作重點描述。

2.1 成形濾波器的設計

為了讓信號在有限的信道中傳輸，提高頻譜利用率，通常在發送端把信號經過成形濾波器進行帶寬限制，由此就會引入碼間干擾。為了有效地減少碼間干擾，按照最佳接受理論，收發基帶濾波器應共軛匹配，設計時收發基帶濾波器采用均方根升余弦滾降濾波器即可滿足要求。

在實際電路設計中，采用具有線性相位的FIR濾波器來實現均方根升余弦滾降特性的成形濾波器。1個N階FIR濾波器的差分方程表達式為:

線性相位的FIR濾波器的系數是偶對稱或奇對稱的，利用系數的對稱性可減少乘法器的數量，本系統采用N為偶數且系數偶對稱的線性相位的FIR濾波器。濾波器的系數是一個固定的值，根據均方根升余弦的沖擊響應特性，利用MATLAB軟件可以直接生成FIR濾波器系數hk(k=0，1，…，N-1)。所以濾波器系數的乘法都是固定系數的乘法。

利用FPGA實現FIR濾波器的方法一般有串行實現、并行實現和分布式實現等幾種。串行濾波器只有1個乘累加單元，在硬件資源上比較節省，但是需要多個時鐘才能完成1次濾波運算。直接并行FIR濾波器雖然可以在1個時鐘周期內完成1次濾波，但由于其中的乘累加器都是用大面積的組合邏輯完成，器件延時比較大，所以其工作速度不可能太高。而如果采用基于流水線的并行結構，雖然多消耗了寄存器資源，但它可以大大縮短其中關鍵路徑的長度，使程序的工作速度有很大提高。分布式算法(DA)的優勢是不用乘法器資源，但它的濾波速度比較慢，濾波速度由輸入數據的位寬決定，所以該算法適合于對資源敏感，并且輸入位寬比較窄的濾波系統。

本文采用DA算法，利用FPGA查找表代替乘法器來實現FIR濾波器，其基本思想如下。

與T0時點相比，C組在T2和T3時點BP、HR均明顯增高，術中及術后各時點VAS評分均升高(P＜0.05);與 T0時點相比，D組患者BP、HR在各時點差異無統計學意義(P＞0.05)，在T1～T5時點VAS評分升高(P＜0.05)。在 T2和 T3時點，D組BP均明顯低于C組(P＜0.05);在T2時點，D組患者HR明顯低于C組(P＜0.05)。兩組患者各時點VAS評分變化趨勢基本相同，但T1～T5時點C組VAS評分明顯高于D組，差異有統計學意義(P＜0.05)。見表1。兩組術后各時點SpO2變化曲線基本重合，差異無統計學意義(P＞0.05)。

假設輸入信號數據的位為B位，則濾波器在n時刻的第k個輸入為：

若濾波器的階數為 N，抽頭系數為 hk(k=0，1，…，N-1)，則輸出信號為：

從式(8)可以看出，FIR濾波器中累加單元的運算是算法核心。如果建立1個查找表(LUT)，表中數據由所有固定系數的所有加的組合構成，那么，用N位輸入數據構成的N位地址去尋址LUT。如果N位都為1，則LUT的輸出為N位系數的和；如果N位中有0，則其對應的系數將從和中去掉。這樣乘法運算就成了查找操作，整數乘法可以通過左移b位實現。

圖3為信號通過成形濾波器前后的仿真結果對比。通過波形對比，可以很明顯地看出，經過成形濾波之后的信號更適合在信道中進行傳輸。

2.2 載波信號的產生及調制實現

2.2.1 CORDIC算法原理

CORDIC算法由Volder J于1959年提出，并首先應用于導航系統，使得矢量的旋轉和定向運算不需要做查三角函數表、乘方、開方以及反三角函數等復雜運算。該算法的基本思想是通過一系列固定的、與運算基數相關的角度的不斷偏擺以逼近所需的旋轉角度。由于其基本運算單元只有移位與加減法，這就為該算法的VLSI實現打下了良好的基礎[2]。

2.2.2 基于流水線CORDIC算法的FPGA實現及仿真結果

有很多途徑可以實現一個CORDIC處理器，其中比較常用的CORDIC處理結構有迭代結構和流水線結構2種[3]。迭代結構也稱為串并結構，此結構的移位寄存器不能很好地應用于FPGA，因為這個結構需要比較大的扇入系數。如果用FPGA實現，可能會造成比較大的延時，處理速度上不去。并且它的輸出結果由它的迭代次數決定。而如果采用流水線結構的CORDIC處理器，這些移位寄存器各自有不同的固定的移位次數，并且角度累加器原本需要的查找角度值被拆分，作為角度累加器鏈中每個加法器的1個常量輸入。這些常量可以用硬件連線來代替存儲空間。整個CORDIC處理器被精簡成一個內部互連的加/減法器陣列。這樣的電路完全是由組合邏輯電路組成的，在FPGA中實現的時候，電路的延遲比較大，但如果在每個加/減法器中插入寄存器，構成流水線結構，就可以提高系統工作速度。

本文中的設計采用流水線結構，仿真圖如圖4所示。clk為時鐘信號，rst_n為復位信號，ena為使能信號，phase為輸入相位，sin、cos為2路相互正交的載波信號。這2路信號具有很好的正交性，由于存儲精度的影響，存在量化誤差。

3 系統功能仿真結果與分析

根據以上各模塊單元的設計，最后完成了16QAM調制系統的實現。圖5為整個調制系統的局部功能仿真結果圖。clk為偽隨機序列發生器的時鐘信號，clk1為載波生成的時鐘信號，其頻率遠高于clk，reset為系統復位信號，最下方的信號為同相和正交相的I、Q 2路數據流，y是系統輸出的16QAM信號，即為I、Q 2路信號的疊加。

本文討論了16QAM調制器設計與實現、本設計的重點是成形濾波模塊和載波信號的產生模塊。

多進制正交幅度調制由于具有很高的頻譜利用率，而被廣泛應用在中、大容量數字微波通信系統的載波鍵控方式之中。特別是當MQAM在未來4G移動通信采樣以OFDM為主導技術的基帶調制中，它將成為實現大容量的重要調制技術。本文利用VerilogHDL來實現16QAM調制器的設計是體現現代數字通信與EDA技術相結合的一個典型應用，這種電子設計自動化的方法也必將在數字通信領域得到廣泛的應用。

[1]樊昌信，曹麗娜.通信原理(第 6版)[M].北京：國防工業出版社，2006.

[2]姜宇柏，游思晴.軟件無線電原理與工程應用[M].北京：機械工業出版社，2007.

[3]王鈿，卓興旺.基于Verilog HDL的數字系統應用設計[M].北京：國防工業出版社，2007.

[4]周媛，賈懷義.基于FPGA的全數字64QAM調制解調器設計[J].電視技術，2007，31(8)：40-42.