基于襯底驅動技術的模擬電路設計*

張長青,朱 猛

（信陽農業高等?？茖W校,河南 信陽 464000）

基于襯底驅動技術的模擬電路設計*

張長青,朱 猛

（信陽農業高等?？茖W校,河南 信陽 464000）

在進行低電壓低功耗模擬電路設計的眾多技術中，襯底驅動（BD）技術由于設計簡單和使用傳統MOS工藝實現的特點，而被很多的設計所采用。本文利用這一原理,在標準CMOS工藝和±0.7 V電源電壓前提下設計低電壓低功耗標準模塊,最后在TSMC0.25 μm CMOS工藝模型下，用Spice模擬器驗證了模擬仿真結果。

襯底驅動MOS；電流鏡；跨導運算放大器；電流差分跨導放大器

隨著亞微米、深亞微米技術和系統芯片（SOC）技術的日益成熟，功耗已經成為模擬電路設計中首要考慮的問題，低電壓低功耗集成電路設計漸漸成為主流。因為MOS晶體管的襯底或者與源極相連，或者連接到VDD或VSS，所以經常被用作一個三端設備。由于未來CMOS技術的閾值電壓并不會遠低于現有標準，于是采用襯底驅動技術進行模擬電路設計就成為較好的解決方案[1]。襯底驅動技術的原理是：在柵極和源極之間加上足夠大的固定電壓,以形成反型層，輸入信號加在襯底和源極之間,這樣閾值電壓就可以減小或從信號通路上得以避開。襯底驅動MOS晶體管的原理類似于結型場效應晶體管，也就是一個耗盡型器件，它可以工作在負、零、甚至略微正偏壓條件下[2]。由于襯底電壓影響與反型層（即導電溝道）相連的耗盡層厚度，通過MOS晶體管的體效應改變襯底電壓就能調制漏極電流。

應用襯底驅動技術建立一些基本的模擬電路標準模塊，通過舉例來說明襯底驅動技術在模擬電路設計中的使用。

1 簡單和增強型襯底驅動電流鏡

簡單的襯底驅動電流鏡結構即本文提出的低電壓電流鏡如圖1（b）所示，這種電流鏡用襯底-漏極連接代替傳統簡單電流鏡結構里的柵極-漏極連接[3]。當然，M3和M4通過襯底連接而不是柵極，而N型MOS管M3和M4的柵極應施加一個合適的正向偏置電壓。

這種簡單襯底驅動電流鏡的缺陷是輸入輸出電流呈非線性,這是由于在柵極驅動電流鏡中輸出晶體管M4工作在飽和狀態[4]。為了解決這個問題，使用了一種替代配置,如圖 1（c）。晶體管 M7被作為一個二極管,連接在M5和M6這兩個晶體管的柵極和襯底之間。M7被當做簡單的電壓源使用，當輸入電流Iin為零時晶體管M6工作在飽和狀態而M5則不會。一旦輸入電流開始增大時，增強型襯底驅動電流鏡中晶體管M5就會比簡單襯底驅動電流鏡中的M3早進入飽和狀態，因此具有更好的線性度。由于這樣連接可以同時驅動柵極和襯底端，流過M7的偏置電流Ibias被計入輸入Iin。為了避免在輸入電流和輸出電流之間產生額外的偏移，偏置電流Ibias必須遠遠小于輸入電流Iin。圖2是圖1中電流鏡模型的仿真結果，它表明襯底驅動增強型電流鏡的輸入輸出傳輸特性比簡單的襯底驅動電流鏡具有更好的線性度，其線性度幾乎和柵極驅動電流鏡一樣。從圖2中同樣可以看出簡單的襯底驅動電流鏡和增強型電流鏡的輸入電壓遠低于傳統的柵極驅動電流鏡。

2 襯底驅動跨導運算放大器

基于襯底驅動技術的跨導運算放大器的結構如圖3所示,由兩級構成[5-6],第一極由襯底驅動差分級構成，此差分級以PMOS設備 M1、M2作為輸入，電流鏡M3、M4作為主動負載；第二極是一個簡單的CMOS到相級，它以M6作為驅動管M7作為主動負載。依靠補償電容Cc和電阻Rc差分級的輸出端和輸入端連接在一起，在第二級中補償電容實際作為密勒電容使用。

通過提供足夠的柵源電壓值使場效應管導通，襯底驅動MOS晶體管即以耗盡型器件的原理工作，通過施加在襯底端的輸入電壓調制流經晶體管的電流，完成采用襯底驅動輸入晶體管的跨導運算放大器設計，電路結構如圖3所示，仿真結果如表1所示。

3 襯底驅動電流差分跨導放大器

表1 低電壓低功耗襯底驅動跨導運算放大器的仿真結果

電流差分跨導放大器是一種新型主動型器件，是基于襯底驅動的電流差分跨導放大器[7]。如圖4所示，它適合設計大規模集成電路模塊。由兩個圖5所示襯底驅動電流傳輸器和一個圖3所示襯底驅動跨導運算放大器（雙輸出DO-跨導運算放大器）構成實現。電流傳輸器連接作為電流差分單元，電流流入上面電流傳輸器的Z+端，電流Ip流入下面電流傳輸器的Z-端但與Z+端電流方向相反。這就解釋了電流差分跨導放大器流進Z端的電流是由差分電流Ip和In提供的。電路及其仿真結果如圖4和表2所示。

表2 基于襯底驅動技術的低電壓低功耗電流差分跨導放大器仿真

本文研究了襯底驅動MOS管技術和運用這一技術進行低電壓低功耗模擬電路設計的方法，并且運用這種技術設計低電壓低功耗襯底驅動跨導運算放大器和電流差分跨導放大器。這些模型要么是新型器件，例如襯底驅動電流差分跨導放大器，要么就是仿真結果非常理想，例如襯底驅動跨導運算放大器。經過仿真分析，得出襯底驅動晶體管的優點是：電路的功率消耗比較低；設計簡單和可接受的電路特性；能夠避開閾值電壓要求的耗盡特性；傳統的前端門可用于調制襯底驅動MOS晶體管。襯底驅動晶體管的缺點是：（1）其跨導遠小于傳統的柵極驅動MOS管,這可能會導致跨導運算放大器的增益帶寬乘積偏低；（2）其電極與工藝相關，一個CMOS工藝的 P（N）阱，只有 N（P）的溝道的襯底驅動 MOS管是有效的，這可能限制了其應用。例如一個軌對軌襯底驅動運算放大器需要雙阱CMOS工藝去實現，這個過程比較昂貴，需要更大的芯片面積而且它的性能匹配比單阱CMOS工藝更差；易于開啟的襯底溝道PN結，將可能導致閂鎖問題。

[1]楊銀堂，李婭妮，朱樟明.一種 0.8 V襯底驅動軌對軌運算放大器設計[J].固體電子學研究與進展，2009（03）:439-443.

[2]竇建華，郭銘銘，潘敏.一種基于襯底偏置技術的低壓低功耗運算放大器設計[J].儀表技術，2008（5）:10-12.

[3]ZHU Z,MO J，YANG Y.A low voltage Bulk-driving PMOS cascode current mirror[J].in Solid-State and Integrated-Circuit Technology,2008:2008-2011.

[4]朱冬勇，基于襯底驅動技術的超低壓、超低功耗CMOS模擬集成電路設計[D].西安,西安電子科技大學,2008.

[5]李亮，陳珍海.基于弱反型的寬工作電壓OTA研究設計[J].中國電子科學研究院學報,2010，5（1）:32-35.

[6]RAIKOS G，VLASSIS S.0.8 V bulk-driven operational amplifier.Analog Integrated Circuits and Signal Processing,2009.

[7]BIOLEK D.CDTA——building block for current-mode analog signal processing[C].in proceedings of the ECCTD’03,Krakow,Poland,2003:397-400.

Analog circuit design based on the bulk-driven technique

Zhang Changqing,Zhu Meng

（Xinyang Agriculcural College,Xinyang 464000,China）

Among many techniques used for the design of LV-LP analog circuits,the Bulk-driven principle offers a promising route towards this design for many aspects mainly the simplicity and using the conventional MOS technology to implement these designs.This paper is devoted to the Bulk-driven（BD）principle and utilizing this principle to design LV LP building blocks in standard CMOS processes and supply voltage±0.7 V.The simulation results have been carried out by the Spice simulator using the 0.25 μm CMOS technology from TSMC.

Bulk-driven MOS;CM;OTA;CDTA

TN402

A

1674-7720（2011）24-0018-02

國家自然科學基金項目（60801042）

2011-10-11）

張長青，男，1972年生，講師，碩士，主要研究方向：高速電路分析，集成電路技術，信號處理研究。