一種集成穩(wěn)壓電路的設(shè)計與研究

蘭燕娜，薛同蓮，羅向東

（1. 南通大學 理學院，南通 22600；2. 南通大學 省專用集成電路設(shè)計重點實驗室, 南通 226001）

0 引言

穩(wěn)定的基準電壓源是模擬集成電路和混合集成電路的重要模塊，廣泛應(yīng)用于諸如高精度比較器、模/數(shù)轉(zhuǎn)換器、數(shù)/模轉(zhuǎn)換器、偏置電路等集成電路設(shè)計中[1,2]。帶隙基準電壓源具有良好的輸出精度和穩(wěn)定的溫度特性，已經(jīng)成為目前使用最為普遍的電壓基準源[3]。本文設(shè)計了一種帶隙基準電壓源，采用CSMC0.6um CMOS 2P2M標準工藝，具有電源抑制比高和溫漂低等特點，能夠較好滿足芯片的整體要求，具有一定的實用性。

1 理論分析

帶隙基準的工作原理是根據(jù)硅材料的帶隙電壓的溫度無關(guān)的特性，利用 VBE的正溫度系數(shù)與雙極型晶體管VBE的負溫度系數(shù)相互抵消，實現(xiàn)低溫漂、高精度的基準電壓，即VREF＝1VBE＋2VBE。選擇適當?shù)膮?shù)，使兩個電壓的溫度漂移相互抵消，從而可以得到在某一個溫度下為零溫度系數(shù)的電壓基準[4,5]。

下面詳細推導這個原理[6]。

對于一個雙極器件，有Ic＝ISexp (VBE/VT)，變換之后，寫出VBE＝VTln (IC/Is)。在VBE對T取導數(shù)時，IC也是溫度的函數(shù)。為了簡化分析，暫時假設(shè)IC保持不變。這樣，

又因為飽和電流Is正比于，其中 為少數(shù)載流子的遷移率，硅的本征載流子濃度。這些參數(shù)與溫度的關(guān)系可以表示為 ∝0Tm，其中，m≈-3/2，并且 [-Eg/(kT)]，其中Eg≈1.12eV，為硅的帶隙能量。所以

式（6）給出了在給定溫度T下基極-發(fā)射極電壓的溫度系數(shù)，從中可以看出，它與VBE本身的大小有關(guān)。當VBE=750mV，T =300K時，VBE/T ≈－1.5mV/K。另外由式（6），我們還注意到，VBE的溫度系數(shù)本身與溫度有關(guān)。

如果兩個雙極晶體管工作在不相等的電流密度下，那么它們的基極-發(fā)射極電壓的差值就與絕對溫度成正比。如果兩個同樣的晶體管（如IS1＝IS2）偏置的集電極電流分別為nI0和I0并忽略它們的基極電流，那么

這個溫度系數(shù)與溫度或集電極電流的特性無關(guān)。利用上面得到的正、負溫度系數(shù)的電壓，我們可以設(shè)計出一個令人滿意的零溫度系數(shù)的電壓基準。我們有VREF＝1VBE＋2(VTln n)，這里VTln n是工作在不同電流密度下的雙極晶體管的基極-發(fā)射極電壓的差值。恰當?shù)倪x擇1和2的值，就可以得到不同的基準。因為在室溫下 VBE/T ≈－1.5mV/K，而VBE/T ≈＋0.087mV/K，所以可以令1＝1，選擇(2ln n) (0.087mV/K)＝1.5mV/K，也就是，2ln n≈17.2，表明零溫度系數(shù)的基準為

3 電路結(jié)構(gòu)和工作原理

3.1 電路組成

圖1為電路原理圖。本電路分為3部分：啟動電路（start-up circuit）、電壓參考電路（voltage reference circuit）和電流驅(qū)動和轉(zhuǎn)換電路（current driving and converting circuit）。該電路可以實現(xiàn)VBE和 17.2VT相加。

3.2 工作原理

3.2.1 電壓參考電路

電壓參考電路由PTAT電流產(chǎn)生部分和VREF輸出組成，特點是采用了共源共柵電流鏡結(jié)構(gòu)[7]。 在 圖 1中， 由 M5、M7、M8、M9組 成 共 源共柵結(jié)構(gòu)的電流鏡，使得通過Q0、Q1、Q2 三個晶體管的電流都相等，M0、M1、M2、M3組成電壓箝位電路，保證X、Y二點的電壓近似相等，Q0、Q1和R0組成PTAT電路，由于VX＝VY，VX＝VBE1， VY＝VR0＋VBE0，所以得到 VBE1＝VR0＋VBE0，VBE＝VBE1－VBE0＝VR0，聯(lián)系上文所述，可知 VBE是一個正溫度系數(shù)的電壓，進而產(chǎn)生流過R0、R1的PTAT電流，VREF的值由下式?jīng)Q定

圖1 電路原理圖

3.2.2 啟動電路

在與電源無關(guān)的偏置電路中有一個很重要的問題是“簡并”偏置點的存在，即電路存在兩個平衡工作點，一個是電源上電后所有的晶體管均傳輸零電流，并且可以無限期地保持關(guān)斷，另一個是正常工作點。由于電路可以穩(wěn)定在兩種工作狀態(tài)中的任一種，所以需要通過增加啟動電路，在電源上電時驅(qū)使電路擺脫簡并工作點[8]。

在本設(shè)計中，啟動電路由3個MOS管構(gòu)成。如圖1中左半部分所示，M11、M12構(gòu)成反相器，M13構(gòu)成共源放大器。反相器的輸入端接在M3的源極，輸出端接在M13的柵極，而M13的漏極接在M7的漏極。電路上電時，基準產(chǎn)生電路的所有晶體管傳輸零電流，M13關(guān)斷，M3的源極為低電平，因此，經(jīng)過反相器，M13的柵級輸入高電平，將M13導通，從而M13的漏端，即M7的漏端電壓被提高，M7也導通，進而使整個電路都導通。之后，由于反相器輸入端電壓上升到高電平，輸出端降為低電平，從而關(guān)斷M3，完成整個電路的啟動過程，使電路進入正常工作狀態(tài)。

3.2.3 電流驅(qū)動和轉(zhuǎn)換電路

在電壓基準產(chǎn)生電路中，利用電流鏡把流過R0的電流I1鏡像到R1支路，使得這兩路電流完全相等，因此，在基準輸出端VREF不能向負載提供電流驅(qū)動，這樣電路就只能提供電壓驅(qū)動能力，這在許多應(yīng)用中是不夠的，為了改變這種狀況，本文設(shè)計了將電壓轉(zhuǎn)換成電流的轉(zhuǎn)換電路。

從圖1中可以看到，M13~M22及R3構(gòu)成一個NMOS輸入端的二級運算放大器結(jié)構(gòu)。第一級放大：M14和M15兩個NMOS作為驅(qū)動管，M16和M17組成一個有源電流鏡作為M14和

M15的負載，M13、M19、M20構(gòu)成電流鏡，而M20~M22以及R3一起決定了電路的偏置電流，其電流值為

I3取20uA，則M22的寬長比為3.5/1.2，M21：3.5/1.2，M20：8.4/1.8，R3的阻值取10K。

第二級放大：M18和M19構(gòu)成共源放大器，M18作為驅(qū)動管，M19作為M18的有源負載，同時還起到鏡像電流的作用。它將第一級差分放大器的單端輸出信號進一步放大，以得到較高的電壓增益。如圖1右邊部分所示，運算放大器的同向輸入端V+連接到基準輸出端 ，反向輸出端V-接到電路的最終輸出，運算放大器輸出接在一個共漏電路的輸入端，形成單位增益緩沖器，改變了電路的負載特性，降低了輸出阻抗，使得電路更接近于一個理想的電壓源。由M23、R4、R2構(gòu)成的共漏電路提供了負載所需要的驅(qū)動電流。加了電流驅(qū)動和轉(zhuǎn)換電路之后，基準電壓的溫度特性和電源抑制比都得到了改善，并且得到了后續(xù)電路所需的電壓信號[9]。

4 仿真結(jié)果及其分析

仿真結(jié)果如圖2、圖3所示，由此可得此穩(wěn)壓電路的性能特點及技術(shù)指標。

4.1 溫漂小

VREF的溫度特性如圖3所示。

圖2 溫度特性曲線

實際仿真中，取R1為30.63KΩ，R0為2.7K?。電壓VREF在-40℃ 125℃溫度范圍內(nèi)的溫度系數(shù)為37.3533ppm/℃。在27℃時，電壓輸出為1.29341V。

4.2 電源抑制比高

圖3是帶隙基準電壓電路的電源抑制比輸出，由圖中可以看出，其直流電源抑制比的值為43.98dB。

圖3 電源抑制比特性曲線

5 結(jié)束語

本文根據(jù)帶隙基準原理，實現(xiàn)了一個高精度帶隙基準電壓電路，它具有很好的溫度穩(wěn)定性和電壓精度，得到了后續(xù)電路所需的電壓信號。在版圖設(shè)計時采用0.6umCMOS工藝。SPECTRE仿真結(jié)果表明，本設(shè)計達到較好的技術(shù)指標。

[1] 幸新鵬,李東梅,王志華.CMOS帶隙基準源研究現(xiàn)狀[J].微電子學,2008, 3( 1): 57-63.

[2] E Hegazi, Abidi A A. Varactor Characteristics, Oscillator Tuning Curves and AM-FM Conversion [J]. IEEE JSSC,2003, 38(6): 1033-1039.

[3] 吳志明,黃穎,呂堅等.高電源抑制比的CMOS帶隙基準電壓源[J].電子科技大學學報,2008，37(3):453-456.

[4] M A Margarit, J L Tham, R G Meyer, M J Deen.A lownoise, low-power VCO with automatic amplitude control for wireless applications [J].IEEE JSSC, 1999, 34(6): 761-771.

[5] A Hajimiri, T H Lee. A General Theory of Phase Noise in Electrical Oscillators [J]. IEEE JSSC, 1998, 33(2): 179-194

[6] Behard Razavi.模擬CMOS集成電路設(shè)計[M].西安:西安交通大學出版社,2004.

[7] 劉宗福,馬冬冬,趙丹輝.一種高精度低電源電壓帶隙基準源的設(shè)計[J].電子科技,2010,23(11):41-43.

[8] 劉軍儒, 牛萍娟, 高鐵成. 一種高電源抑制比帶隙基準電壓源的設(shè)計[J]. 天津工業(yè)大學學報. 2010, 27 (2): 60-62.

[9] 鄧云飛,吳廣玉.一種芯片內(nèi)部穩(wěn)壓電源的實現(xiàn)[J].電子器件, 2004, 27(2):94-97.