新型DVI數(shù)字視頻接口電路的研究

林國平

（福建省福寧高速公路有限責任公司 福建 寧德352100）

平板顯示器（FPD）與傳統(tǒng)的陰極射線管（CRT）相比，具有薄、輕、功耗小、輻射低、沒有閃爍、有利于人體健康等優(yōu)點，越來越受到制造商和消費者的青睞。目前，在全球銷售方面，它已超過CRT。預計到2010年，二者銷售值將達到5：1。21世紀，平板顯示器將成為顯示器的主流產(chǎn)品。液晶顯示器（LCD）、發(fā)光二極管（LED）、等離子顯示器（PDP）和有機電子發(fā)光顯示（OLED）等平板顯示器市場占有率急劇上升，已經(jīng)占據(jù)我們?nèi)粘Ｉ钪械母鞣N顯示終端。而這些平板顯示器如何高速、高質量的獲得視頻信號顯示源，已成為其廣泛應用必須解決的問題。因此，本文基于SiIcon Image公司的SiI161芯片提出了 DVI（Digital Visual Interface）視頻[1-2]采集與接口電路的硬件接口方案。

1 DVI接口規(guī)范

1.1 DVI接口構成

DVI接口利用最小變換差分信號——TMDS作為基本電氣鏈接信號，從而可以支持超大分辨率的顯示設備。TMDS通過先進的編碼算法將8 bits的像素數(shù)據(jù)轉換成10 bits的最小變換信號，削弱了傳輸電纜中交叉電磁干擾EMI，并且這種直流平衡的編碼信號更有利于進行光纖傳輸。在較遠距離傳輸時（一般小于10 m），允許信號有較大的抖動誤差[3]。

1.2 DVI與即插即用

DVI支持即插即用，其物理基礎是DDC通道和EDID數(shù)據(jù)，在系統(tǒng)啟動時，DVI提供最低分辨率VGA模式，系統(tǒng)通過DDC2B協(xié)議訪問顯示器，獲得顯示設備的基本電氣參數(shù)。這些參數(shù)固化在一塊獨立的存儲器中，一般可以采用24C序列的EEPROM。

2 SiI161芯片性能概述及功能介紹

2.1 SiI161芯片特性

SiI161芯片[4]可用于各種平板顯示器件中，最高可支持的分辨率為UXGA，接收數(shù)據(jù)時采用時間錯開的方式減少電磁干擾。SiI161可工作于單像素或雙像素模式，采用高速CMOS工藝，3.3 V供電，100腳LQFP表面貼裝，簡化了PC機與顯示器的接口設計。

SiI161的主要功能如下：1）3.3 V核心電壓；2）采用時間錯開的方式減少地線反彈；3）支持同步監(jiān)測和熱拔插機制；4）支持長達5 m的雙絞線；5）與DVI1.0相兼容；6）支持雙鏈路模式，最高支持330 pixel/second。

圖1 SiI161的內(nèi)部結構Fig.1 Internal structure of SiI161

2.2 SiI161的內(nèi)部結構

按照TMDS電氣規(guī)范，信號在信道中是以差分信號對的方式傳輸?shù)?，利用電流驅動，在TMDS接收器的直流耦合傳輸線上傳送一對低幅差分信號。信號的最高幅度由參考電壓AVCC決定，最低幅度由傳送器中的電流源和接收器中的終端電阻RT決定，終端匹配電阻RT最大誤差不得超過±10%，信道之間的匹配電阻值也應盡量相等，否則將會造成信道間相位抖動，使得圖像失真。匹配電阻大約為傳輸線電阻的10倍，假設傳輸線的電阻為50 Ω，那么在EXT_RES與AVCC端接阻值為560 Ω左右的電阻。

SiI161中的PLL用來抑制和排除時鐘信道中的信號抖動，同時PLL電路還產(chǎn)生4路不同相位的，頻率為10倍于輸入時鐘信號的采樣時鐘，控制三基色信道的鎖存器，以實現(xiàn)4倍過采樣技術。內(nèi)部鎖相環(huán)回路從時鐘通道獲得同步時鐘，為后繼的TMDS碼元數(shù)據(jù)恢復，像素時鐘同步以及TMDS信號解碼提供參考時鐘，將10位的串行TMDS編碼解碼成8位并行的像素數(shù)據(jù)以及相應控制信號，并從輸出接口電路將像素數(shù)據(jù)、控制信號、場同步信號和行同步信號并行輸出送到后級灰度調制電路。

SiI161通過檢測DE信號的狀態(tài)變換來確定鏈路的激活狀態(tài)，如圖2所示，在像素數(shù)據(jù)時鐘為165 MHz的情況下，經(jīng)過25個DE周期后，若DE狀態(tài)沒有變化，則認為鏈路未激活，SCDT輸出為0；在SCDT=0的情況下100 ms內(nèi)，如果像素時鐘有變化，則認為鏈路已激活，SCDT輸出為1。因此同步檢測信號SCDT可以直接和輸出驅動器電源控制端相連接，這樣就可以讓芯片自動根據(jù)鏈路的激活情況來管理輸出驅動電源供給。SiI161的用于控制整塊芯片的電源供給，如圖3所示，當為高電平時，芯片正常工作；當為低電平時，芯片的所有輸出引腳輸出為高阻態(tài)。推薦通過一個100 Ω的電阻和電源連接。

2.3 硬件設計框圖

圖2 DE有效或無效時SCDT的波形Fig.2 The SCDT effective or ineffective waveform

圖3 PD無效時的輸出控制、數(shù)據(jù)信號Fig.3 The output of PD invalid when control,data signals

硬件設計框圖如圖4所示，在設計中采用的是具有I2C總線接口的串行EEPROM AT24C08，該芯片具有1 kB的存儲容量，設計中存儲了128 B的EDID數(shù)據(jù)結構[5]。其內(nèi)部包含了顯示設備的制造廠商、產(chǎn)品序列號、EDID版本信息；指出了顯示設備所支持的現(xiàn)實能力，主要包括現(xiàn)實的分辨率，場頻、行頻的方位等參數(shù)，DVI顯卡通過I2C總線從AT24C08中讀出EDID數(shù)據(jù)，如果所接入的設備有錯或未檢測到EDID數(shù)據(jù)，則系統(tǒng)不啟動DVI接口的信號輸出。因此對于AT24C08采用的是雙向供電的方式，與顯卡的SP_5V和輸入的5 V電源通過二極管連接在一起實現(xiàn)雙向供電，因此只要插上DVI就能啟動DDC。

SiI161是整個顯示接口的核心，在設計中信號源選擇的是計算機顯卡輸出的DVI信號，它包括三對差分信號和一對時鐘信號，上電后SiI161根據(jù)AT24C08存儲器設定的顯示分辨率及刷新率輸出相應的控制信號和8位數(shù)據(jù)信號，控制信號送到FPGA產(chǎn)生所有的控制信號和讀寫地址信號，并對時鐘及同步信號進行延時處理和邏輯運算，得到與緩存輸出數(shù)據(jù)同步的時鐘信號和控制信號。

圖4 硬件設計框圖Fig.4 Block diagram of hardware design

2.4 雙鏈路工作原理

SiI161在單鏈路模式工作時最高支持165 MHz，在雙鏈路的工作模式下，兩塊芯片級聯(lián)在一起工作可支持的像素時鐘速度為330 MHz[6]。如圖5所示，在單鏈路模式下，發(fā)送系統(tǒng)沒有給從接收器發(fā)送數(shù)據(jù)，因此從接收器沒有被激活，輸出為高阻態(tài)。所有的數(shù)據(jù)都是從主接收器輸出的；在雙鏈路模式下，發(fā)送系統(tǒng)將偶像素送給主接收器，奇像素送給從接收器，因此偶像素是由主接收器輸出的，奇像素是由從接收器輸出的。當從接收器的偶像素數(shù)據(jù)輸出到主接收器的奇像素數(shù)據(jù)時，主接收器的奇像素數(shù)據(jù)總線為高阻態(tài)。

圖5 雙鏈路工作原理圖Fig.5 Work principle diagram of double link chain

主接收器會自動檢測工作于單鏈路模式或者雙鏈路模式，這是由從接收器的SCDT引腳來實現(xiàn)的，當從接收器工作時，SCDT為高電平，因此主接收器的S_D為高電平，主接收器工作于主從模式，如果第二鏈路沒有數(shù)據(jù)時，從接收器的SCDT輸出為低電平，因此單鏈路工作于單鏈路模式。

主接收器的控制信號DE與從接收器的SYNC連接在一起，用于主接收器與從接收器的同步，控制信號DE，HSYNC，VSYNC和ODCK都是由主接收器產(chǎn)生的，因此從接收器的這些控制信號懸空。

2.5 芯片供電與退耦

SiI161芯片要求電壓為3.3 V，分3路供電，分別是模擬電路供電AVCC，鎖相環(huán)供電PVCC，輸出電路與數(shù)字電路采用同樣的電源供電OVCC。PLL為電路提供基準采樣時鐘，對供電質量要求最高，可采用圖6所示的供電電路。其次是模擬部分，數(shù)字電路對電源供電要求較低，但功耗最大[7]。

圖6 推薦供電電路結構Fig.6 Recommend power supply circuit structure

LM1084為低壓線性穩(wěn)壓電源，帶載能力強、紋波小、有較高的電源噪聲抑制能力。 模擬和數(shù)字分開供電，對所有的電壓再串一級磁珠進一步平滑電源波紋。這樣既可以大大降低電路體積，又可以提高供電質量。接地之前也分別通過磁珠隔離開。

高頻電路應采用大小電容并聯(lián)退耦，電解電容容量較大，提供電壓穩(wěn)定作用，應盡量靠近芯片的電源引腳；10～100 nF的小電容提供電路瞬時供電響應，應在引腳下面，經(jīng)過孔到電路板背連接，盡量縮短連接長度。電源濾波電感應盡量遠離芯片放置。

3 結束語

DVI數(shù)字視頻接口由于信號的數(shù)字化，使得對其進行傳輸、存儲、變得很容易實現(xiàn)。SiIcon Image公司的平板顯示接口芯片SiI161速度快、功耗低，能夠很好的將TMDS碼元數(shù)據(jù)、像素時鐘解碼輸出。本文就芯片的內(nèi)部結構、外圍電路的設計、使用時的注意事項進行詳細的探討，提出了一種支持高分辨率的視頻圖像采集系統(tǒng)以及接口電路方案，可應用于各種平板顯示器中。

[1]劉瑋，張浩.50英寸PDP中DVI電路的研究[J].真空電子技術，2003（6）：58-60.LIU Wei，ZHANG Hao.Study of the DVI circuits of 50 Inch PDP[J].Vacuum Electronics，2003（6）：58-60.

[2]黃慧娟，王瑞光，丁鐵夫，等.SAA7111A在平板顯示視頻接口中的應用[J].液晶與顯示，2004，19（4）：293-298.HUANG Hui-juan，WANG Rui-guang， DING Tie-fu， et al.Applications of SAA7111A in flat panel display interface[J].Chinese Journal of Liquid Crystals and Displays， 2004，19（4）：293-298.

[3]馮永茂，丁鐵夫，王瑞光，等.數(shù)字視頻接口——DVI1.0[J].電子技術應用，2003 （9）：54-57.FENG Yong-mao，DING Tie-fu， WANG Rui-guang， et al.Digital visual interface DVI1.0[J].Application of Electronic Technique， 2003（9）：54-57.

[4]SiIcon Image.SiI161A PaneLink Receiver，SiI161A datasheet[EB/OL].2001.http：//pdfl.alldatasheet.com/datasheet-pdf/view/80330/ETC/SII161A.html.

[5]李麗杰.DVI接口電路設計中信號完整性研究[J].微計算機信息，2006，22（2）：246-247.LI Li-jie.Signal integrity study in DIV interface circuit design[J].Microcomputer Information， 2006，22（2）：246-247.

[6]謝軍.利用DVI實現(xiàn)雙屏幕超寬圖像顯示[J].電子技術應用，2003（3）：57-59.XIE Jun.Using DVI dual screen image shows the extra wide display[J].Application of Electronic Technique， 2003 （3）：57-59.

[7]王玉.DVI接口在數(shù)字電視中的應用研究 [J].今日電子，2006（1）：53-56.WANG Yu.The study of DVI interfaces in digital TV application[J].Electronic Products， 2006（1）：53-56.