脈沖抽樣法測(cè)量低頻相位差

王丹琦，黃根春，劉 文

（1.新疆師范大學(xué) 物理與電子工程學(xué)院，新疆 烏魯木齊 830054；2.武漢大學(xué) 電信學(xué)院，湖北 武漢 430079；3.新疆機(jī)電職業(yè)技術(shù)學(xué)院 新疆 烏魯木齊 830054）

脈沖抽樣法[1]其基本思路是對(duì)被測(cè)正弦模擬信號(hào)進(jìn)行跟蹤抽樣測(cè)量，利用線性回歸算法演算出該信號(hào)的相位信息。本設(shè)計(jì)[2-4]側(cè)重于實(shí)現(xiàn)低頻相位測(cè)量，測(cè)量的頻率范圍為100 Hz到10 kHz，以單片機(jī)和現(xiàn)場(chǎng)可編程門陣列（FPGA）為核心，通過波形變換，結(jié)合MAX118模數(shù)轉(zhuǎn)換器及其它數(shù)字芯片來完成相位測(cè)量，最后通過發(fā)光二極管（LED）顯示結(jié)果。

1 算法分析

抽樣原理如圖1所示，以抽樣脈沖為時(shí)間標(biāo)準(zhǔn)，抽樣脈沖重復(fù)頻率為被測(cè)信號(hào)頻率的偶數(shù)倍，抽樣脈沖以等時(shí)間間隔對(duì)被測(cè)信號(hào)進(jìn)行抽樣測(cè)量，將獲得的模擬電壓送至A/D模數(shù)轉(zhuǎn)換器，A/D轉(zhuǎn)換器將數(shù)字信息送至微處理器進(jìn)行運(yùn)算處理。

其運(yùn)算原理[5]如下：由于被測(cè)信號(hào)的數(shù)學(xué)表達(dá)式為u（t）=Asin（ωt+φ）+A0，其中 ω=2πf，稱之為角頻率。A0為直流電平分量。于是觀測(cè)量的誤差方程式為：

表達(dá)為線性方程的形式為：

圖1 抽樣波形圖Fig.1 Sampling waveform figure

式中，X=Acosφ；Y=Asinφ；φ=arctanY/X

根據(jù)該誤差方程式組成法方程，由于信號(hào)周期內(nèi)的抽樣測(cè)點(diǎn)數(shù)為偶數(shù)，且測(cè)點(diǎn)在信號(hào)的整周期內(nèi)均勻分布，則法方程為：

解方程得：

由式（6）可以看出，若求出Y，X后，即可得出所測(cè)相位φ的大小。又由式（4）可以看出，只要知道被測(cè)信號(hào)u（t）的各個(gè)點(diǎn)的瞬時(shí)值ui，即可以計(jì)算出Y及X的值，進(jìn)而求出被測(cè)值φ。

另外，從以上分析也可以看出，對(duì)信號(hào)進(jìn)行相對(duì)整體性的信息采集時(shí)，信號(hào)的強(qiáng)度和直流電平不對(duì)測(cè)相結(jié)果產(chǎn)生確定性的影響，就是說，A，A0的變化均不能使比值Y/X發(fā)生變化，φ和A，A0沒有確定的函數(shù)關(guān)系。所以理論上講，這種測(cè)量原理沒有傳統(tǒng)意義的幅相誤差。

2 系統(tǒng)的工作原理分析

相位測(cè)量系統(tǒng)的硬件配置如圖2所示。

圖2 系統(tǒng)設(shè)計(jì)原理框圖Fig.2 The system design principle diagram

由函數(shù)信號(hào)發(fā)生器引入輸入信號(hào)，為任一正弦信號(hào)，設(shè)其初始頻率為f。輸入信號(hào)首先通過移相模塊產(chǎn)生兩路頻率相同但相位不同的正弦信號(hào)，其中一路信號(hào)為參考信號(hào)u1，假設(shè)其表達(dá)式為：u1（t）=Asin（ωt），另一路信號(hào)為被測(cè)信號(hào) u2，假設(shè)其表達(dá)式為：u2（t）=Asin（ωt+φ），則此系統(tǒng)最終測(cè)得的相位差信號(hào)即為φ。

然后將兩路正弦信號(hào)經(jīng)過放大后分別送入倍頻和采樣電路模塊。首先參考信號(hào)u1，通過放大整形后變成方波信號(hào)，然后送入鎖相環(huán)電路進(jìn)行倍頻，所得的信號(hào)頻率為初始頻率的偶數(shù)倍，此時(shí)得到一個(gè)頻率為2nf（n為整數(shù)）的時(shí)鐘信號(hào)CLK。同時(shí)，被測(cè)信號(hào)u2通過放大，提升等調(diào)理電路送入A/D采樣器，由CLK作為時(shí)鐘信號(hào)對(duì)其進(jìn)行采樣。

由于A/D采樣器的采樣率很高，當(dāng)外部時(shí)鐘頻率比較高時(shí)，單片機(jī)將無法響應(yīng)，不能及時(shí)取出采樣后的瞬時(shí)信號(hào)。因此選用高響應(yīng)速率的FPGA器件進(jìn)行數(shù)據(jù)采集及數(shù)據(jù)傳遞的工作，最終將采樣到的瞬時(shí)值信號(hào)送入單片機(jī)中進(jìn)行處理，經(jīng)過運(yùn)算，最終得到被測(cè)信號(hào)φ的值，并顯示在LCD上。

3 硬件電路分析

整個(gè)硬件電路分成3大模塊，分別是移相電路模塊，倍頻電路模塊，數(shù)據(jù)采集，處理模塊。其中，數(shù)據(jù)采集是整個(gè)系統(tǒng)的核心，也是最為復(fù)雜的一部分，數(shù)據(jù)采集完畢，交由單片機(jī)進(jìn)行運(yùn)算，并控制LED顯示最后結(jié)果。

3.1 移相電路模塊

本系統(tǒng)采用模擬移相[6-7]，即通過R，C組成的低通濾波器實(shí)現(xiàn)信號(hào)相位的延遲。

如圖3所示，分別由兩路的R，C電路組成超前和滯后網(wǎng)絡(luò)，此電路可以通過調(diào)節(jié)變阻器 RV1實(shí)現(xiàn)-45°～45°的相位差，通過對(duì)撥碼開關(guān)的調(diào)節(jié)來實(shí)現(xiàn)不同的頻率輸入信號(hào)。

圖3 移相電路圖Fig.3 Phase shifting circuit figure

3.2 倍頻電路模塊

由圖2系統(tǒng)硬件框圖可以看出，需要對(duì)參考信號(hào)進(jìn)行倍頻，以便得到A/D采樣器的時(shí)鐘信號(hào)。圖4為倍頻電路的框圖。

圖4 倍頻電路原理框圖Fig.4 Times frequency circuit principle diagram

首先，參考信號(hào)通過過零比較器LM311方波信號(hào)，再送入頻率合成器[8]中進(jìn)行倍頻，以生成采樣模塊的時(shí)鐘信號(hào)CLK。本系統(tǒng)的倍頻電路，通過鎖相環(huán)和計(jì)數(shù)器來實(shí)現(xiàn)。電路后面加一個(gè)反相器是為了使倍頻后的脈沖信號(hào)更加陡峭。

由圖4可以看出，鎖相環(huán)4046和兩級(jí)的計(jì)數(shù)器191組成了一個(gè)倍頻電路。輸入信號(hào)從4046的14管腳接入，一級(jí)的74LS191可以實(shí)現(xiàn)16倍的倍頻，兩級(jí)的74LS191就可以實(shí)現(xiàn)倍頻的電路。

調(diào)節(jié)74LS191的的狀態(tài)，即可以改變分頻比的倍數(shù)。

3.3 數(shù)據(jù)采集模塊

數(shù)據(jù)采集模塊是整個(gè)硬件系統(tǒng)的核心，是由MAX118模數(shù)轉(zhuǎn)換器[9]和FPGA器件共同來完成的。由于高速的A/D采樣器和單片機(jī)速度不匹配，所以采用FPGA[10]來完成采樣的控制以及數(shù)據(jù)存儲(chǔ)工作，最后由單片機(jī)完成數(shù)據(jù)的運(yùn)算，并控制顯示結(jié)果。

圖5 鎖相環(huán)倍頻電路圖Fig.5 Phase-locked loop times frequency circuit figure

圖6 FPGA控制原理圖Fig.6 FPGA control principle diagram

被測(cè)信號(hào)首先經(jīng)過信號(hào)調(diào)理電路，變換成為滿足MAX118輸入條件的模擬信號(hào)，MAX118采用MODE0模式，由FPGA來控制采樣的輸出。最后輸出數(shù)據(jù)交由單片機(jī)進(jìn)行抽樣算法計(jì)算，并將最后結(jié)果顯示在LED上。

如圖6所示，F(xiàn)PGA的工作過程如下：首先，當(dāng)FPGA檢測(cè)到由過零比較器LM311產(chǎn)生的test信號(hào)的上升沿時(shí)，計(jì)數(shù)器開始對(duì)MAX118的INT管腳輸出開始計(jì)數(shù)，同時(shí)寄存器開始對(duì)MAX118的采樣數(shù)據(jù)進(jìn)行存儲(chǔ)，當(dāng)系統(tǒng)完成一個(gè)周期的M個(gè)點(diǎn)的采樣與存儲(chǔ)后，由系統(tǒng)給單片機(jī)一個(gè)中斷信號(hào)，單片機(jī)開始從系統(tǒng)讀取數(shù)據(jù)，當(dāng)取數(shù)結(jié)束后，由單片機(jī)給系統(tǒng)一個(gè)復(fù)位信號(hào)reset，將計(jì)數(shù)器清零，清零后，寄存器開始存儲(chǔ)下個(gè)周期的M個(gè)數(shù)據(jù)，如此循環(huán)下去。最后，將N次采樣的結(jié)果都放入單片機(jī)中進(jìn)行處理運(yùn)算。

4 測(cè)試數(shù)據(jù)分析

當(dāng)輸入信號(hào)的頻率為10 kHz，相位差為30°時(shí)，多次測(cè)量結(jié)果如表1所示。

表1 測(cè)量結(jié)果Tab.1 Measurement results

從上表可以看出，8次測(cè)量的結(jié)果不同，其中有3次測(cè)量的結(jié)果為31°，這是由測(cè)量系統(tǒng)本身引起的誤差，為了濾出這個(gè)誤差，可以用軟件進(jìn)行誤差修正。具體方法為，對(duì)N次測(cè)量的數(shù)據(jù)進(jìn)行排序，然后濾掉兩頭的最大值和最小值，只取中間值，然后再做均值運(yùn)算。

排序后，去掉兩頭兩個(gè)最大值和最小值，然后做均值，得出最后結(jié)果為30.5°。影響系統(tǒng)精度的主要因素為一個(gè)周期內(nèi)采樣的點(diǎn)數(shù)，采樣點(diǎn)數(shù)越高，系統(tǒng)精度越高。當(dāng)然，A/D轉(zhuǎn)換器的位數(shù)也影響系統(tǒng)的精度。

5 結(jié)束語

高速A/D轉(zhuǎn)換器的出現(xiàn)，使波形抽樣算法得以實(shí)現(xiàn)。從以上分析可以看出，這種測(cè)量方法硬件電路簡(jiǎn)單，測(cè)試數(shù)據(jù)穩(wěn)定，A/D的性能指標(biāo)直接影響到系統(tǒng)的精度，但是可以通過軟件進(jìn)行系統(tǒng)誤差修正，以得到更加精確的結(jié)果。

[1]葉曉明，凌模.全站儀原理誤差[M].武漢：武漢大學(xué)出版社，2004：22-27.

[2]張亞.基于FPGA的數(shù)字相位計(jì)的研究與實(shí)現(xiàn)[D].合肥：安徽理工大學(xué)，2005：18-32.

[3]王秀霞.高精度相位計(jì)的研究與設(shè)計(jì)[D].秦皇島：燕山大學(xué)，2004：26-52.

[4]王蓮蓮.高精度數(shù)字式相位差測(cè)量系統(tǒng)的研究[D].蘇州：蘇州大學(xué)，2006：10-29.

[5]錢政，王中宇，劉桂禮.測(cè)試誤差分析與數(shù)據(jù)處理[M].北京：北京航空航天大學(xué)出版社，2008：35-47.

[6]高吉祥.電子儀器儀表設(shè)計(jì)[M].北京：電子工業(yè)出版社，2007：46-47.

[7]康華光.電子技術(shù)基礎(chǔ)模擬部分[M].北京：高等教育出版社,1999：343-346.

[8]謝自美.電子線路設(shè)計(jì)·實(shí)驗(yàn)·測(cè)試[M].2版.武漢：華中科技大學(xué)出版社，2000：279-282.

[9]王建，陳旭力.8位8通道模數(shù)轉(zhuǎn)換器芯片MAX118及其應(yīng)用［J］.儀表技術(shù)與傳感器，2001，5（4）：36-34.WANG Jian，CHEN Xu-li.8-Bit and 8-Channel ADC MAX118 and its application[J].Instrument Technique and Sensor，2005，24（4）：46-48.

[10]馬建國(guó)，孟憲元.FPGA現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)[M].北京：北京大學(xué)出版社，2010：129-160.