基于Multisim10的電子搖號器設計與仿真

趙家松，黃榮華，嚴偉榆

（1.云南農業大學 基礎與信息工程學院，云南 昆明 650201；2.云南農業大學 農村政策發展研究中心，云南 昆明 650201）

隨著電子信息產業的飛速發展，電子設計已進入電子設計自動化（Electronic Design Automation，EDA）時代。 EDA 技術涉及電路設計、電路仿真和系統分析3方面內容，其設計過程大部分工作都是由計算機完成的。這種先進的方法已成為當前學習電子技術的重要輔助手段，更代表著現代電子系統設計的時代潮流[1]。掌握EDA技術首先得學習和運用EDA軟件。 目前， 常用的 EDA軟件有 Pspice，MaxplusⅡ，Protel，Orcad和Multisim。利用這些軟件對電子電路進行仿真設計，不消耗實際的元器件，電路修改調試方便，提高了電子電路設計的效率，縮短了產品開發的周期。

Multisim10軟件的前身是加拿大圖像交互技術（Interactive Image Technologies，IIT）公司推出的電子工作臺（Electronics Workbench，EWB） 軟件，2005 年美國國家儀器（National Instruments，NI） 公司收購加拿大 IIT 公司，2007年美國NI公司推出的NI Circuit Design Suit 10軟件，Multisim10是其中的一個重要組成部分。該軟件具有以下特點：直觀的圖形界面、龐大的元器件庫、豐富的測試儀器、完備的分析工具、強大的仿真能力，廣泛應用于電子電路的教學[2-3]、設計[4-5]和科研[6]中 。

1 設計要求與任務分析

1.1 設計要求

設計一個電子搖號器，要求：通過一個按鍵開關隨機抽取0到9中的一個數字。

1.2 任務分析

根據任務要求，數字0到9可由十進制計數器狀態輸出獲取，經譯碼后用七段數碼管直觀地顯示數字。由于計數器狀態輸出是周期性變化的，因此，數字0到9均等地出現。計數脈沖由多諧振蕩器產生，其頻率可設定為10 kHz。在確定初態的情況下，按鍵頻率要達到10 kHz才能預知下一狀態。操作人員是遠遠達不到如此高的按鍵頻率，這樣就保證了搖號的公正性。2個開關（用變量J1和J2表示）控制搖號器的工作狀態，變量取值為0、1分別表示開關斷開和閉合。電子搖號器的功能如表1所示。

表1 電子搖號器功能Tab.1 Function of electronic numerical selection generator

根據上述任務分析與功能表，確定設計方案，整個電路由開關控制電路等5個模塊組成，如圖1所示。

圖1 電子搖號器原理框圖Fig.1 Schematic diagram of electronic numerical selection generator

2 電路設計與仿真

2.1 開關控制電路設計

由表1所示電路功能，開關J1用于控制十進制計數器置數和計數，則J1與十進制計數器的置數控制端LOAD相連。初始狀態J1斷開，計數器的置數控制端LOAD=0，使得計數器工作于置數狀態；J1閉合，計數器的置數控制端LOAD=1，使得計數器工作于計數狀態，其輸出循環產生0～9。J2用于搖號操作，可與寄存器時鐘控制端CLK相連。為方便用鍵盤進行搖號，設置開關J2的控制鍵為“空格”鍵，即Key=Space。如此，每按一下“空格”鍵，寄存器時鐘控制端CLK處就產生一個上升沿脈沖。開關控制電路如圖2所示。

圖2 開關控制電路Fig.2 Circuit of switch control

2.2 振蕩電路設計

振蕩電路用于產生計數器所需的時鐘脈沖信號。由于精度要求不高，時鐘脈沖可由555定時器與RC組成的多諧振蕩器產生[7]，如圖3所示，其振蕩頻率取R3=1.3 kΩ，R4=6.5 kΩ，C3=10 nF，在圖 3中輸出端 OUT 處接入虛擬示波器測量輸出時鐘信號的頻率，有f理論≈f實測≈10 kHz。如前分析，10 kHz時鐘脈沖可保證搖號的公正性。

圖3 時鐘脈沖發生器Fig.3 Clock pulse generator

2.3 計數與寄存器設計

選用集成十進制同步加法計數器74LS160及4D邊沿觸發器74LS175構成計數及寄存器。由于數字0也是搖號備選號碼，則計數器74LS160及寄存器74LS175皆不能作清零操作，以避免數字0出現次數過多，影響搖號的隨機性。因此，計數器74LS160及寄存器74LS175的清零控制端無效，即CLR=1。 74LS160的置數輸入端 A＝B＝C＝D＝1， 狀態輸出端QA～QD分別接74LS175的輸入端1D～4D。

2.4 譯碼顯示電路設計

為直觀地觀察搖號結果，采用共陰極七段數碼管作為顯示器。譯碼電路采用74LS48，其輸入端A～D接寄存器74LS175的輸出端1Q～4Q；七路輸出都接同樣大小的限流電阻R，譯碼顯示電路如圖4所示。雙擊數碼管U5，查看其參數，On Current（Ion）=5 mA，Forward Voltage Drop（Vf）=1.66 V，則限流電阻

圖4 譯碼顯示電路Fig.4 Decoder and display circuit

2.5 總體電路設計與仿真

在Muhisim10主界面內，將上述各單元電路組合起來，按各自對應的關系相互連接構成電子搖號器仿真電路，如圖5所示。為使總體電路布線清晰、簡單明了，采用層次電路設計方法，執行Place/Hierarchical Block from File命令，由存盤位置找到圖3電路文件10 kHz時鐘脈沖后打開，即是圖5中的層次塊電路X1。

2.5.1 電路功能仿真

圖5 電子搖號器仿真電路Fig.5 Simulation circuit of electronic numerical selection

點擊Multisim10軟件的 “Simulate／Run”按鈕或直接按“F5”鍵，便可以進行電子搖號器的仿真。設2個開關初始狀態均為斷開，電路功能測試如下：

1）滅燈 開關J1斷開，74LS160置數端有效，輸出QA QB QC QD=1111，送入74LS175的輸入端，即有1D2D3D4D=1111。按下開關J2，74LS175的時鐘控制端CLK產生一個上升沿脈沖，其輸出1Q2Q3Q4Q=1111，使 74LS48的七路輸出全為0，則七段數碼管U5顯示為滅燈狀態。

2）保持 開關J1閉合，74LS160工作于計數狀態。J2斷開，74LS175的時鐘控制端CLK=0，輸出保持，則七段數碼管U5顯示狀態也保持。

3）搖號 開關J1閉合，74LS160工作于計數狀態。按下開關J2，74LS175的時鐘控制端CLK產生一個上升沿脈沖，其輸出1Q～4Q為該時刻計數器的輸出QA～QD，通過74LS48譯碼后，七段數碼管U5顯示相應的十進制數作為搖號的結果。由于計數器時鐘CLK頻率為10 kHz，則搖號輸出是隨機的。

2.5.2 搖號隨機性測試

按上述方法進行搖號仿真，每產生100個數碼作為1組數據，統計產生的數碼0～9的次數。重復10次操作，產生10組數據，對其平均后，作出產生數碼次數的柱狀圖，如圖6所示。

圖6 數碼次數Fig.6 Times of numeral

如圖6所示，電子搖號器仿真產生的數碼次數近似服從均勻分布。每按下一次開關J2，將隨機產生0到9之間的一個數碼，結果是無法預知的。

2.5.3 電子搖號器功能擴展

1）搖號備選數碼為0～N-1共N個時。當N<10時，直接采用歸零法修改十進制計數器為N進制計數器，其他電路模塊不變，就可實現通過按鍵開關J2在0～N-1中選取數碼的功能。當N>10時，首先得擴展計數容量，再采用歸零法設計N進制計數器，并擴充相應的寄存器及譯碼顯示電路，方可實現通過按鍵開關J2在0～N-1中選取數碼的功能。

2）搖號備選數碼為1～N共N個時。當N<10時，采用置數法修改十進制計數器為N進制計數器，此時74LS160的置數輸入端DCBA＝0001，置數控制端不由開關J1控制，而是由計數器的最大狀態N控制。開關J1可連接寄存器74LS175的清零端，有別于圖5中數碼管滅燈表示復位狀態，開關J1控制寄存器74LS175清零，數碼管顯示0可表示復位狀態。其他電路模塊不變，就可實現通過按鍵開關J2在1～N中選取數碼的功能。當N>10時，首先得擴展計數容量，再采用置數法設計N進制計數器，并擴充相應的寄存器及譯碼顯示電路，方可實現通過按鍵開關J2在0～N中選取數碼的功能。

3 結束語

本文設計的電子搖號器，結構簡單，原理清晰，易于實現。應用Multisim 10進行電子電路設計和仿真，可用大量豐富的元器件庫和實用的虛擬儀器，操作簡單，搭建電路方便、快捷，并且修改電路方便。對于較復雜的電路設計，采用層次電路設計方法，既便于對電路的理解，也便于團隊協作，共同完成設計任務。在電路設計仿真完成之后，再構建實際電路，從而降低了成本，大大提高了電路設計的效率。

[1]王連英.基于Multisim 10的電子仿真實驗與設計[M].北京：北京郵電大學出版社，2009：1－2.

[2]劉貴棟，王淑娟.應用Multisim的“電子技術基礎”研究性教學實踐[J].電氣電子教學學報，2010，32（5）：60－61，67.LIU Gui-dong，WANG Shu-juan.Study-based teaching practice for electronics technology foundation using Multisim[J].Journal of EEE，2010，32（5）：60-61，67.

[3]張亞君，陳龍，牛小燕.Multisim在數字電路與邏輯設計實驗教學中的應用 [J].實驗技術與管理，2008，25 （8）：108－110，114.ZHANG Ya-jun，CHEN Long，NIU Xiao-yan.Application of Multisim in digital circuit and logic design experiment teaching[J].Experimental Technology and Management，2008，25（8）：108-110，114.

[4]董玉冰.基于Multisim9.0簡易數字頻率計的設計與仿真[J].長春大學學報，2009，19（6）：6-8，18.DONG Yu-bing.The design and simulation of simplified digital frequency counter based on Multisim9.0[J].Journal of Changchun University，2009，19（6）：6-8，18.

[5]羅映祥.基于Multisim 9的數字電子鐘設計與仿真[J].現代電子技術，2010，33（9）：184-186.LUO Ying-xiang.Design and simulation of the digital electronic clock based on Multisim 9[J].Modern Electronic Technique，2010，33（9）：184-186.

[6]樊彬，周鐵戈，閻少林，等.Multisim在超導器件研究中的應用[J].電子學報，2010，38（8）：1886-1891.FAN Bin，ZHOU Tie-ge，YAN Shao-lin，et a1.The application of Multisim in superconductive electronics[J].Acta Electronica Sinica，2010，38（8）：1886-1891.

[7]余孟嘗.數字電子技術基礎簡明教程[M].3版.北京：高等教育出版社，2006：414－417.