700V nLDMOS擊穿電壓參數(shù)設(shè)計(jì)

文 燕，張 楓，李天賀，李 娜

（深圳方正微電子有限公司，廣東 深圳，518116）

1 引言

高壓集成電路（HVIC）目前已被廣泛應(yīng)用于開(kāi)關(guān)電源、電機(jī)驅(qū)動(dòng)、工業(yè)控制、汽車(chē)電子、日常照明、家用電器等領(lǐng)域。HVIC一般由高壓和低壓器件組成，所以高壓器件需與低壓工藝兼容，和低壓器件集成到一起時(shí)可以實(shí)現(xiàn)自主隔離，采用基于SOI材料的工藝技術(shù)，生產(chǎn)成本往往很高[1～3]，因而迫切需要解決既能兼容普通半導(dǎo)體材料工藝又能達(dá)到相應(yīng)技術(shù)性能要求的芯片設(shè)計(jì)及工藝問(wèn)題。本文采用一種如圖1的結(jié)構(gòu)，這種結(jié)構(gòu)中NWELL而非N-外延層作為RESURF LDMOS的漂移區(qū)，為了更好地提高擊穿電壓，在漏、源區(qū)增加了場(chǎng)極板。對(duì)于RESURF LDMOS器件，漂移區(qū)的結(jié)構(gòu)及場(chǎng)極板的設(shè)計(jì)是控制源漏擊穿電壓的關(guān)鍵。漂移區(qū)的長(zhǎng)度、濃度、結(jié)深以及場(chǎng)極板的長(zhǎng)度是影響LDMOS器件源漏擊穿特性的主要參數(shù)。所以在這里利用半導(dǎo)體工藝模擬軟件Athena和Atlas主要詳細(xì)研究了漂移區(qū)的長(zhǎng)度、濃度、結(jié)深對(duì)器件擊穿的影響以及場(chǎng)極板對(duì)器件擊穿的影響，從而得到了700V nLDMOS主要的擊穿電壓參數(shù)。

圖1 700V LDMOS剖面圖

2 漂移區(qū)長(zhǎng)度對(duì)器件擊穿電壓的影響

從圖1可看出，高壓部分主要由NWELL漂移區(qū)來(lái)承擔(dān)。漂移區(qū)的長(zhǎng)度是決定器件擊穿電壓的關(guān)鍵參數(shù)之一，漂移區(qū)的長(zhǎng)度越長(zhǎng)，器件的擊穿電壓越高，但漂移區(qū)的長(zhǎng)度太長(zhǎng)，導(dǎo)通電阻增大，會(huì)使器件的驅(qū)動(dòng)能力下降，所以需設(shè)計(jì)適當(dāng)?shù)钠茀^(qū)長(zhǎng)度，而當(dāng)漂移區(qū)濃度適當(dāng)時(shí)，漂移區(qū)全部耗盡，大部分漏電壓分布在整個(gè)漂移區(qū)，電場(chǎng)分布較均勻，所以漂移區(qū)各處的電場(chǎng)近似相等，根據(jù)公式：

式中Ldrift為漂移區(qū)長(zhǎng)度， Elat為橫向結(jié)的平均電場(chǎng)，假設(shè)Pbase與NWELL橫向結(jié)的平均電場(chǎng)Elat為15V/μm[4]，根據(jù)（1）式，實(shí)現(xiàn)700V的擊穿電壓，初步確定器件的漂移區(qū)長(zhǎng)度為45μm。在45μm附近進(jìn)行拉窗口，漂移區(qū)的注入劑量為1×1012cm-2，得出長(zhǎng)度與擊穿電壓的關(guān)系如圖2。從圖2可以看出，當(dāng)漂移區(qū)長(zhǎng)度較小時(shí)，擊穿電壓隨著漂移區(qū)長(zhǎng)度的增加而變大，最后趨于一定值。產(chǎn)生的原因是：當(dāng)漂移區(qū)濃度適當(dāng)時(shí)，漂移區(qū)全部耗盡，大部分漏電壓分布在整個(gè)漂移區(qū)。當(dāng)漂移區(qū)越長(zhǎng)時(shí)，擊穿點(diǎn)由Si-SiO2界面處轉(zhuǎn)移到體內(nèi)漂移區(qū)與襯底界面，因此漂移區(qū)與襯底界面平行，緩變結(jié)擊穿電壓將是管子擊穿電壓的上限[5]。但圖2中擊穿電壓曲線的趨向值卻遠(yuǎn)小于這個(gè)上限，這是因?yàn)榇颂幠M的管子的柵比較長(zhǎng)，管子處于關(guān)態(tài)時(shí)，柵電壓為0，而離其較近的漏端電壓卻為700V，兩者之間的電場(chǎng)強(qiáng)度很高，使得漏區(qū)表面在體內(nèi)達(dá)到擊穿電壓之前已經(jīng)擊穿。所以無(wú)限增大漂移區(qū)的長(zhǎng)度對(duì)擊穿電壓的提升沒(méi)有意義，只會(huì)使漂移區(qū)電阻增大。實(shí)際芯片中的管子都是采用跑道型結(jié)構(gòu)，因此管子所占用的面積平方倍增加。考慮到模擬的誤差，取漂移區(qū)的長(zhǎng)度為50μm。

圖2 擊穿電壓隨漂移區(qū)長(zhǎng)度變化的曲線

3 漂移區(qū)濃度對(duì)器件擊穿電壓的影響

漂移區(qū)與襯底之間不再是突變結(jié)，而是緩變結(jié)，這使得問(wèn)題的分析更加困難。模擬中，假設(shè)溝道注入劑量為1×1012cm-2，漂移區(qū)長(zhǎng)度為50μm，采用P注入，隨著注入劑量的變化，得到擊穿電壓隨漂移區(qū)注入劑量的變化曲線，如圖3所示。

圖3 擊穿電壓隨漂移區(qū)注入劑量變化曲線

由圖3可以看出，隨著注入劑量的增加，擊穿電壓先逐漸上升，在達(dá)到一個(gè)最優(yōu)值以后逐漸下降。從圖1的剖面圖可以看出，此器件的擊穿既有可能是Pbase與NWELL形成的結(jié)擊穿，也有可能是NWELL與襯底形成的結(jié)擊穿，由二者較低者決定。產(chǎn)生的原因是：當(dāng)注入劑量很低、漂移區(qū)濃度很低時(shí)，漏端加的很高的反向電壓不但使漂移區(qū)全部耗盡，且向漏端延伸，使?jié)舛群芨叩穆﹨^(qū)也耗盡了一部分，此處較高的空間電荷濃度導(dǎo)致了較高的電場(chǎng)強(qiáng)度，很容易發(fā)生雪崩擊穿，因而降低了擊穿電壓。注入劑量較低時(shí)，漂移區(qū)的等壓線分布如圖4所示，靠近漏區(qū)的等壓線密度特別高，因而電場(chǎng)強(qiáng)度也非常高，因有場(chǎng)極板的作用，再加上有很厚的場(chǎng)氧，平行板的耐壓比擴(kuò)散結(jié)的耐壓高很多，擊穿點(diǎn)在場(chǎng)極板末端下方的位置，擊穿點(diǎn)沒(méi)向源極移動(dòng)。

圖4 注入劑量較低時(shí)漂移區(qū)等壓線分布

當(dāng)注入劑量較高時(shí)，漂移區(qū)濃度很高，漂移區(qū)不能完全耗盡，漏端所加的反向電壓分布在很短的空間電荷區(qū)，耗盡區(qū)沒(méi)延伸至漏端處，在源端處等壓線密集，如圖5所示，電場(chǎng)的峰值因源極場(chǎng)極板的作用，在場(chǎng)極板下方處，因而擊穿點(diǎn)在源極場(chǎng)極板的下方。當(dāng)注入劑量適當(dāng)時(shí)，漂移區(qū)濃度正好使其本身耗盡到漏區(qū)邊緣，而沒(méi)耗盡到漏端。電壓均勻分布在整個(gè)漂移區(qū)，如圖6所示，此時(shí)的擊穿電壓最高，也就是圖3中的實(shí)線的峰值。考慮了模擬的誤差，所以取漂移區(qū)的注入劑量為1×1012cm-2。

圖5 注入劑量較高時(shí)漂移區(qū)等壓線分布

圖6 注入劑量合適時(shí)漂移區(qū)等壓線分布

4 漂移區(qū)結(jié)深對(duì)器件擊穿電壓的影響

當(dāng)漂移區(qū)注入劑量為1×1012cm-2的磷離子時(shí)，改變推NWELL的時(shí)間，得到了不同的結(jié)深，結(jié)深與擊穿電壓變化關(guān)系曲線如圖7。從圖7可以看到，開(kāi)始時(shí)隨著漂移區(qū)結(jié)深的增加，擊穿電壓增大，當(dāng)結(jié)深超過(guò)3.231μm后，隨著結(jié)深的繼續(xù)增加，擊穿電壓略有下降。其原因?yàn)椋?dāng)漂移區(qū)結(jié)深較小時(shí)，場(chǎng)強(qiáng)的最高點(diǎn)在圖1所示漏極的左端靠近表面處，隨著結(jié)深的增加，RESURF效應(yīng)逐漸明顯，緩解了此處的場(chǎng)強(qiáng)，使得場(chǎng)強(qiáng)向體內(nèi)延伸，擊穿電壓逐漸趨近最優(yōu)值，當(dāng)結(jié)深很大時(shí)（大于3.231μm）時(shí)，場(chǎng)極板下等壓線彎曲程度變大，使Si-SiO2界面處的水平方向的場(chǎng)強(qiáng)變大，源極處場(chǎng)極板末端等壓線尤為密集，擊穿點(diǎn)由漏區(qū)左端表面轉(zhuǎn)移到了源極場(chǎng)極板末端表面處。所以選取NWELL推阱時(shí)間420min、溫度1200℃較合適。

圖7 擊穿電壓與結(jié)深的關(guān)系曲線

5 場(chǎng)極板長(zhǎng)度對(duì)器件擊穿電壓的影響

場(chǎng)極板是提高器件耐壓的重要手段之一，它對(duì)表面電場(chǎng)具有較強(qiáng)的抑制作用，同時(shí)場(chǎng)極板的邊緣也是擊穿的一個(gè)影響因素。在漂移區(qū)注入劑量為1×1012cm-2、漂移區(qū)長(zhǎng)度為50μm的情況下，在漏極場(chǎng)極板LP等于12μm時(shí)，得到了擊穿電壓與源極場(chǎng)極板的長(zhǎng)度關(guān)系曲線，如圖8。當(dāng)源極場(chǎng)極板為9μm時(shí)，得到了擊穿電壓與漏極場(chǎng)極板的長(zhǎng)度關(guān)系曲線，如圖9。從圖8、圖9中可以看出，當(dāng)場(chǎng)極板較短時(shí)，擊穿電壓較低，當(dāng)源極場(chǎng)極板為9μm、漏極場(chǎng)極板達(dá)到11μm時(shí)，達(dá)到圖中的最高點(diǎn)，場(chǎng)極板再加長(zhǎng)時(shí)，擊穿電壓下降。主要原因是：場(chǎng)極板較短時(shí)，漂移區(qū)不能完全耗盡，較高的電壓分布在較短的空間電荷區(qū)上，導(dǎo)致了較高的PN結(jié)峰值電場(chǎng)，更嚴(yán)重的是場(chǎng)極板的尖端產(chǎn)生的峰值疊加在PN結(jié)的峰值電場(chǎng)上，使器件容易失效。如果場(chǎng)極板過(guò)長(zhǎng)，漂移區(qū)比較容易耗盡，但此時(shí)卻把場(chǎng)極板尖端引起的峰值電場(chǎng)引到了另一端，在漂移區(qū)的模擬中提到漂移區(qū)完全耗盡時(shí)，另一端有一個(gè)峰值電場(chǎng)，這兩個(gè)峰值電場(chǎng)疊加，很容易超過(guò)臨界電場(chǎng)，使器件擊穿。所以源極場(chǎng)極板為9μm，漏極場(chǎng)極板達(dá)到11μm，器件可以承受很高的電壓。

圖8 擊穿電壓與源極場(chǎng)極板的長(zhǎng)度關(guān)系曲線

圖9 擊穿電壓與漏極場(chǎng)極板的長(zhǎng)度關(guān)系曲線

6 確定最終參數(shù)

實(shí)踐工藝中，對(duì)漂移區(qū)濃度的控制是通過(guò)調(diào)節(jié)注入劑量和推阱時(shí)間來(lái)實(shí)現(xiàn)的。因此，對(duì)于相同的注入劑量推深阱，必然使漂移區(qū)濃度降低。由于二者具有相關(guān)性，在優(yōu)化器件性能的過(guò)程中，不能簡(jiǎn)單地將前面曲線中的最優(yōu)值作為器件的最優(yōu)參數(shù)，經(jīng)驗(yàn)最優(yōu)值稍大于此劑量。這一點(diǎn)在劑量與長(zhǎng)度的關(guān)系上體現(xiàn)得更明顯，漂移區(qū)長(zhǎng)度一定，在某一注入劑量下達(dá)到最優(yōu)擊穿電壓，增大漂移區(qū)長(zhǎng)度，擊穿電壓會(huì)升高，但卻不是此漂移區(qū)長(zhǎng)度下的最優(yōu)值，繼續(xù)增大漂移區(qū)的濃度會(huì)得到更高的擊穿電壓，漂移區(qū)長(zhǎng)度繼續(xù)增加，最優(yōu)擊穿電壓有一個(gè)上限，而這個(gè)上限受漂移區(qū)結(jié)深、濃度和襯底濃度的限制。在漂移區(qū)濃度較小時(shí)，由于漂移區(qū)完全耗盡，同時(shí)耗盡了漏區(qū)的一部分，漂移區(qū)結(jié)深越大，極限擊穿電壓越大；在漂移區(qū)濃度較大時(shí)，漂移區(qū)不能完全耗盡，極限擊穿電壓由漂移區(qū)和P-base的濃度決定，基本上不受結(jié)深的影響。隨著場(chǎng)極板的位置變化，漂移區(qū)的電場(chǎng)分布發(fā)生變化，因而影響漂移區(qū)的長(zhǎng)度、濃度、結(jié)深對(duì)器件擊穿電壓的關(guān)系。通過(guò)上面的分析，很難找出精確的全局最優(yōu)解，因此只能采用迭代模擬方法搜索出一個(gè)能夠滿足設(shè)計(jì)要求的次優(yōu)解。首先將器件各個(gè)參數(shù)賦值（可以通過(guò)建模等方法得到），稱(chēng)之為初始集合，然后每次固定初始集合中的其他變量，優(yōu)化其中的一個(gè)變量，找出此變量的最優(yōu)值后，將此值代替初始集合的原始值，然后再繼續(xù)優(yōu)化其他變量，往返循環(huán)幾次直到滿足設(shè)計(jì)要求。最終得到擊穿電壓的參數(shù)為：漂移區(qū)長(zhǎng)度46μm，注入劑量1.2×1012cm-2，在1200℃下推阱430min，結(jié)深為3.3μm。漏極場(chǎng)極板的長(zhǎng)度為10.5μm，源極場(chǎng)極板的長(zhǎng)度為9.5μm。此器件的版圖如圖10，在CMOS工藝上流片驗(yàn)證得到了器件的擊穿電壓為700V，滿足我們的設(shè)計(jì)要求。

圖10 nLDMOS版圖

7 結(jié)論

為了不增加器件成本，方便和低壓器件集成到一起時(shí)實(shí)現(xiàn)自主隔離，設(shè)計(jì)了700V nLDMOS器件的耐壓結(jié)構(gòu)。利用專(zhuān)業(yè)軟件Athena和Atlas 700V nLDMOSFET對(duì)器件的耐壓結(jié)構(gòu)（漂移區(qū)和場(chǎng)極板參數(shù)）進(jìn)行了模擬。結(jié)果表明，器件的擊穿電壓隨漂移區(qū)長(zhǎng)度的增加逐漸上升，最后趨于一個(gè)穩(wěn)定值。擊穿電壓隨漂移區(qū)結(jié)深的增加先是逐漸上升，然后由于擊穿點(diǎn)的轉(zhuǎn)移而略有下降；擊穿電壓隨漂移區(qū)濃度的增加先是上升，然后下降。擊穿電壓隨場(chǎng)極板長(zhǎng)度先是逐漸上升，然后隨著長(zhǎng)度的增加而略有下降。最后通過(guò)這些參數(shù)的優(yōu)化，利用迭代模擬法搜索出一個(gè)滿足設(shè)計(jì)的次優(yōu)解。

[1] Jongdae Kim, Tae Moon Roh,Sang-Gi Kim, et al. High-Voltage Power Integrated Circuit Technology Using SOI for driving Plasma Display Panels[J].IEEE Transactions on Electron Devices,2001,48(6):1256-1262.

[2] M.R.Lee,Oh-Kyong Kwon,S.S.Lee, et al. SOI High Voltage Integrated Circuit Technology for Plasma Display Panel Drivers[A].Power Semiconductor Device& ICs,ISPSD’99.Proceedings of the 11thInternational Symposium,1999:285-288.

[3] Kenya Kobayashi,Hiroshi Yanagiawa,Kazuhisa Mori,et al..High Voltage SOI CMOS IC Technology for Driving Plasma Display Panels[A].Proceeding of 10thinternational Symposium on Power Semiconductor Device &ICs,ISPSD’98,1998:141-144.

[4] Amato M,Rumennik V. Comparison of Lateral and vertical DMOS specific on – resistance[J].Electron Devices Meeting,31:736-739.

[5] 陳星弼. 功率MOSFET與高壓集成電路[M]. 南京：東南大學(xué)出版社，1990：289.