一種擴頻接收機的設計分析

管吉興,陳 榮,高躍清,蘇龍閣

(中國電子科技集團公司第五十四研究所,河北石家莊050081)

0 引言

擴頻通信被廣泛應用于民用和軍事通信中,因為其具有抗干擾能力強、可進行碼分多址通信、安全保密性好以及截獲率低等優點。目前射頻數字化比較困難,中頻數字化已經比較成熟。數字化擴頻接收機需要完成快速復雜的信號處理,具有高速處理能力的FPGA使得擴頻通信系統的高度集成化成為可能。由于全數字擴頻接收機在模/數變換后采用了全數字信號處理技術,因而具有較高的效率和靈活性。

提出了一種BPSK調制的語音通信直接序列擴頻接收機的設計分析,介紹了其組成和工作原理,給出了主要功能模塊的實現框圖和注意事項。設計采用中頻數字化方法,解擴解調部分在FPGA中實現,并給出了測試結果。測試結果表明,該接收機運行穩定可靠,達到了預先要求的各項性能指標。

1 總體設計

1.1 組成

擴頻接收機作用是完成對接收的射頻信號的解擴和解調,輸出基帶信息數據和同步時鐘。擴頻接收機包括天線單元、下變頻單元、解擴解調單元、時鐘產生單元、電源單元和監控單元。各部分的功能如下：

①天線單元接收空間射頻信號,并輸送給下變頻單元;

②下變頻單元作用是將射頻信號進行放大、濾波,下變頻到70 MHz中頻;

③解擴解調單元主要功能是對輸入的中頻信號進行數字化、解擴和解調,輸出基帶信息和同步時鐘;

④時鐘產生單元提供系統所需時鐘,如A/D采集時鐘等;

⑤電源單元接收外部輸入交流電源,將其變換到設備所需的各種直流電壓;

⑥監控單元設置設備工作的各種參數,并接收各單元上報的狀態信息,實時在顯示屏上顯示。

1.2 工作原理

擴頻接收機工作原理是恢復出本地擴頻碼,與輸入的擴頻信號進行相關運算,完成解擴處理;解擴后的基帶數據經過定時同步電路,完成位同步操作,輸出數據和同步時鐘。

具體的工作流程：射頻信號經由天線單元、下變頻單元變為70 MHz中頻信號;中頻信號在解擴解調單元進行自動增益控制(AGC)、A/D數字化、解擴、解調,輸出基帶數據和同步時鐘。

1.3 頂層設計

天線單元、下變頻單元、時鐘產生單元、電源單元和監控單元等部分電路成熟,這里不做贅述,重點對解擴解調單元進行設計。解擴解調單元原理框圖如圖1所示。

圖1 解擴解調單元原理框圖

解擴解調單元首先對70 MHz中頻信號進行自動增益控制、A/D變換,然后經過數字下變頻(DDC)、相關解擴、定時同步,輸出基帶數字信號和同步時鐘。壓控增益放大器(VGA)在AGC控制作用下完成自動增益控制功能;載波跟蹤完成載波搜索和跟蹤功能,載波環路采用Costas環;偽碼捕獲和偽碼跟蹤環完成偽碼的捕獲和跟蹤,恢復出對齊的擴頻碼并送給相關解擴。

2 關鍵技術

2.1 AGC

AGC根據信號強度自動調節壓控放大器的增益,使輸入中頻信號保持在一定的幅度,既不使A/D過載,又在A/D的動態范圍內,保證A/D能夠良好工作。設計中AGC包括2部分：壓控VGA和AGC控制電路。VGA位于A/D之前,外部有控制電壓輸入口;AGC控制電路在FPGA中采用數字化實現,通過求取信號的幅度信息、積分處理和D/A變換后,送VGA實現增益控制。

載波跟蹤環路鎖定前,AGC工作在非相干模式,通過估算信號加噪聲的平均能量控制電平變化;環路鎖定后,AGC轉入相干模式,通過估算信號能量控制電平的變化。

2.2 DDC

DDC是A/D變換后的主要工作,是數字處理運算量較大的部分,輸出同相支路I、正交支路Q兩路信號。DDC的組成包括數字混頻器、數字控制振蕩器(NCO)和低通濾波器(LPF)3部分。

中頻信號經過A/D采樣后的原始數據,分2路輸入到混頻器中,與NCO產生的正交本振信號進行混頻,然后再經過低通濾波器進行濾波和抽取,再以合適的速率傳到后續單元做進一步處理。濾波器可通過加載不同系數,完成不同帶寬設計。

數字混頻器采用FPGA內部的乘法器硬核實現,以滿足高速指標,同時降低邏輯資源消耗;NCO為下變頻提供本振信號,采用ROM查表實現,需要消耗大量的存儲器資源;低通濾波器采用多級濾波器級聯的方式,以減少延時和資源消耗,其中第1級濾波器通常選用級聯積分梳狀(Cascaded Integrator-Comb,CIC)濾波器。

2.3 偽碼捕獲

偽碼捕獲與載波捕獲一起執行。考慮到輸入信號信噪比低且存在一定多普勒頻偏,采用頻率/時間(擴頻碼相位)兩維通道并行相關搜索方法。

偽碼捕獲采用數字匹配濾波器(DMF)方法。由于輸入中頻信號通常存在多普勒頻偏,難以直接求出精確的載波頻率,所以通常選用非相干基帶匹配濾波器。非相干基帶匹配濾波器的捕獲原理是,接收信號與本地NCO的同相I和正交Q載波相乘,得到同相和正交2個分量,經低通濾波器(LPF)、基帶DMF和平方檢波后,將同相和正交分量相加,得出相關結果,并與門限值相比較。當檢測到相關峰值超過門限值時,表明擴頻碼相位已同步,同時也完成了載波的粗捕獲,否則,繼續頻率搜索。

傳統的DMF設計效率較低,當PN碼碼長較長時,需要占用較多的FPGA資源,成本較高。通過改進延遲線的結構,并結合時分復用技術,提出DMF的遞歸折疊結構,該結構極大地降低了DMF的資源消耗。

對于要求捕獲靈敏度高的情況,可采用視頻累積的方法。累積時,要根據載波多普勒頻偏自動補償擴頻碼多普勒頻偏,具體可通過在累加窗口中添加或刪除相應數據,完成數據對齊。門限值比較算法采用基于窗口計數器的自適應門限算法,其與傳統的固定門限檢測法相比,這種算法可提高檢測概率,同時降低虛警,縮短正確捕獲時間。

2.4 偽碼跟蹤環

由于擴頻通信通常工作在較低的信噪比下,相干載波不容易得到,所以,采用非相干的延遲鎖定環(DLL)來實現對偽碼的跟蹤。延遲鎖定環原理框圖如圖2所示。

圖2 延遲鎖定環原理框圖

DLL是由2個支路的相關器構成的鎖相環路。輸入擴頻信號同2個分別超前、滯后于本地同步擴頻碼半個碼片的擴頻碼進行相關運算,相關器由乘法器、低通濾波器(LPF)和平方包絡檢波器組成。按照擴頻碼相關特性,輸入信號與本地擴頻碼的相關特性應為三角波,但由于2個相關支路的本地擴頻碼相差一個碼片,2個相關峰相減得到一條S形曲線,此即DLL鎖相環的鑒相特性。

對于多普勒頻偏較大的系統,需要載波輔助碼跟蹤環。來自載波跟蹤環的環路濾波器的輸出按一定的比例因子調整之后,作為輔助量加載到DLL的環路濾波器的輸出端上。有了載波輔助碼跟蹤,擴頻碼跟蹤精度更高、更準確。

2.5 載波跟蹤環

擴頻通信采用BPSK數字調制技術,屬于載波抑制系統。所謂載波抑制系統是指沒有載波鎖相環可跟蹤的殘留載波分量的系統。對抑制載波信號進行跟蹤通常需要采用一些特殊的鎖相環路,常見的有平方環、同相—正交環(Costas環)、判決反饋環和通用載波恢復環等。對于擴頻通信系統中的BPSK調制信號來說,一般均采用Costas環進行載波跟蹤。Costas環的原理相關文章比較多,這里不做贅述。

依靠Costas環自身捕獲,捕獲時間長,捕獲帶窄,還可能出現延滯、假鎖等不可靠的捕獲現象。因此需要一些有效的輔助捕獲方法,常用的方法有掃描法、變參數法和干擾補償法等。該文設計采用匹配濾波器(DMF)的方法進行輔助捕獲,捕獲過程分為初捕和精捕。由于擴頻碼相關峰值對多普勒頻移比較敏感,在多普勒頻移范圍內分段掃描,計算接收的擴頻碼和本地擴頻碼的相關值,繼而和門限比較,大于門限的認為初捕成功,否則調整多普勒頻移的區間繼續搜索,直到捕獲為止。當初捕成功后,通過轉換開關的控制,轉入Costas環的精捕階段。采用匹配濾波法的好處是捕獲時間較小,其捕獲區間又能滿足下一步Costas環捕獲的要求,特別適合于大多普勒頻移的場合。

2.6 定時同步

在數字通信中,接收機要對所接收的數字信息進行抽樣判決,則在本地接收端要產生抽樣時鐘序列,這就是定時同步。通過本地高精度采樣時鐘對接收信號進行采樣,采樣時鐘獨立于信號時鐘,不需要進行反饋,采樣信號送入內插濾波器進行二次采樣,通過算法對采樣值進行計算來得到信號。定時同步環路原理圖如圖3所示。

圖3 定時同步環路原理圖

定時同步環路由內插濾波器、Gardner誤差估計、環路濾波、定時NCO及同步電路組成,其主要作用是調整定時相位及頻率偏差,輸出最佳的定時信號。

Garnder算法不需要反饋,每一個符號只需要采用2個采樣值,其中一個點叫strobe點,也就是符號最佳觀察點,另外一個點叫midstrobe,也就是2個最佳觀察點之間的采樣點。該算法簡單較廣泛適用,與載波相位無關。

3 設計實現方法和指標測試

3.1 設計實現方法

結構上采用2U標準機箱,進行了上架設計。機箱前面板有控制鍵盤和顯示屏幕,后面板為信號和電源連接器。模擬信道電路采用通用電路實現,結構采用金屬屏蔽盒設計,以提高電磁兼容性。監控單元電路采用單片機實現,其連接輸入鍵盤和輸出顯示屏,并配有RS485和RS232接口,已完成對接收機各部分的監視、控制和通信。

解擴解調單元基于軟件無線電思想,采用DSP和FPGA的形式實現。DSP主要完成各種環路工作參數的計算、載波跟蹤環頻率引導和各種環路控制功能;FPGA主要進行數字下變頻、濾波、抽取、偽碼捕獲和各種環路的主體運算部分;FPGA與DSP之間通過高速總線實時交互數據,完成解擴解調功能。

DSP選用TI公司的 TMS320C6701,主頻150 MHz,開發軟件為代碼編譯工具(CCS);FPGA選用XILINX公司的XC5VLX220,規模達到220 000個邏輯單元,開發軟件為集成開發環境(ISE);A/D選用高速器件AD6644,最高采樣率達105MHz,采用帶通欠采樣模式;AGC環路的D/A轉換器選用普通低速率器件,位寬為12。

3.2 指標測試

接收的擴頻信號為差分BPSK調制,擴頻碼長度127,擴頻碼的碼片速率3.048 Mc/s,數據速率為24 kbps,多普勒范圍-80 kHz～+80 kHz。測試信號產生采用標準可編程數字信號發生器,噪聲產生選用標準噪聲發生器。對于整機測試,采用無線測試方式,即標校高塔發送確知調制信號,接收端使用頻譜儀標校信噪比。對于解擴解調單元測試,采用信號源加噪聲源的有線測試方式,中心頻率為70 MHz。

通過測試得出,捕獲門限達到47 dBHz,捕獲時間小于1 s,接收機動態范圍優于70 dB,接收機誤碼率門限比理論值差0.5 dB。

4 結束語

測試結果驗證了BPSK直接序列擴頻接收機設計的正確性和可行性。給出的解擴解調電路的原理框圖和實現注意事項,具有一定實踐價值。該文設計是針對低碼速率展開論述的,對于高碼速率的設計,方法同樣適用。

DMF偽碼捕獲方式原理簡單,捕獲時間快,但是靈活性差,對于多種擴頻碼速率的設計,需要采用其他靈活性強的捕獲方式。載波跟蹤環采用的costas環方式,針對BPSK和QPSK調制模式,costas的結構不同,具體可參考通信原理書籍。

[1]劉兆暉,康志倫.基于科斯塔斯環的多普勒頻移捕獲方法[J].合肥工業大學學報,2007,30(3)：268-270.

[2]張欣.擴頻通信數字基帶信號處理算法及其VLSI實現[M].北京：科學出版社,2001：178-220.

[3]王文瀟.擴頻通信接收機關鍵技術的FPGA實現[J].無線電工程,2005,35(6)：9-11.

[4]李建海,成亞勇.QPSK調制解調器中的Gardner定時恢復算法研究與性能分析[J].無線電工程,2004,34(10)：55-57.

[5]丁峰.直接序列擴頻系統解擴模塊FPGA實現[J].電子測量技術,2009,32(4)：104-107.