一種改進的時鐘網絡設計方法及實現(xiàn)＊

鮑進威，田 豐，喻小虎，張 建，歐 鋼

（國防科學技術大學 衛(wèi)星導航與定位中心，湖南 長沙410073）

0 引 言

集成電路經歷了小規(guī)模集成（SSI）、中規(guī)模集成（MSI）、大規(guī)模集成（LSI），發(fā)展到目前的超大規(guī)模集成（VLSI）和特大規(guī)模集成（ULSI）階段，同時隨著芯片特征尺寸的縮小、設計復雜性的提高、時鐘速度的增快、電源電壓的降低、布線層數(shù)的增加，使得深亞微米下的大規(guī)模集成電路的設計復雜度越來越高，由此引出的一系列新的設計挑戰(zhàn)，作為電路系統(tǒng)的時間參考，時鐘信號在同步電路系統(tǒng)中占據(jù)著重要地位[1]，而時鐘分布電路的設計是高性能電路設計中最具有挑戰(zhàn)性最重要的部分之一。

在Encounter中有兩類方案設計時鐘分布：一個是時鐘樹綜合（CTS），一個是時鐘網格（Mesh）。時鐘樹是一種通過插入緩沖器（buffer）連接的時鐘網絡，它的時鐘源點定義為時鐘輸入引腳（或產生的時鐘節(jié)點）。時鐘樹綜合可以完全依靠全自動的EDA工具最大限度地減少時鐘偏差，并通過減少時鐘緩沖器數(shù)目來降低功耗。而針對時鐘網格則有人曾提出過時鐘網格＋局部樹（MLT）的時鐘結構[2－3]，但是完全用手動來設計 MLT時鐘結構將會使設計變得很復雜，使芯片的設計周期變長。同時由于現(xiàn)有的MLT時鐘結構的設計一般是通過預留金屬層來建立一個網格結構來提供時鐘信號的，這樣會存在浪費布線資源的問題。本文的重點是對MLT的時鐘結構進行優(yōu)化，將時鐘設計的兩種方法結合起來，形成時鐘網格（Mesh）＋局部樹自動綜合的結構（MLTAS），并將時鐘網格嵌入到時鐘網絡的Stripes中，以節(jié)約布線資源。……