直擴-變換域濾波接收機設計與實現

張愛民， 王星全， 張德興

（總參謀部通信訓練基地，河北 宣化 075100）

0 引言

直接序列擴頻通信系統具有較強的抗干擾能力和防截獲能力，從理論上講，通過提高擴頻通信系統的處理增益可以得到任意等級的抗干擾能力，但處理增益不斷增加會造成接收機復雜度的提高，甚至是不可實現的，當干擾信號的功率超過一定限度后，直擴系統的性能會降低，甚至造成通信中斷。為了在不增加擴頻增益的條件下進一步抑制窄帶干擾，需要在解擴前采用信號處理技術來抑制干擾，彌補擴頻增益的不足。變換域處理方法利用寬帶擴頻信號和信道白噪聲與窄帶干擾在頻域上的不同特征來判斷干擾的位置和強度，采用適當的陷波算法對干擾譜線進行抑制，從而有效的提高信噪比。所以在戰場通信環境下直擴和變換域濾波聯合進行干擾抑制是提高無線通信設備生存能力的理想方案之一。

1 接收機的射頻前端電路設計

該接收機射頻前端電路吸取了軟件無線電接收機的設計思想，軟件無線電提出對射頻模擬信號數字化盡可能地靠近天線，通過對大規模集成器件或專用數字信號處理器的軟件化編程來完成各種功能，如上下變頻、調制解調、加密模式、數據幀格式、通信協議等。然而由于ADC/DAC性能和數字信號處理器速度的限制[1]，現在一般可行的方案是中頻帶通采樣。在中頻進行數字化較射頻模擬信號直接進行數字化，接收機射頻前端電路結構會相對復雜，但A/D設計的大大簡化，數字信號處理器件負擔的大大減輕。基于中頻帶通采樣的接收機系統框圖如圖1所示。

由接收機系統框圖可知，射頻信號經天線接收下來以后，先通過射頻帶通濾波器，之后由低噪聲放大器對信號進行放大。接著進行混頻，然后經過中頻濾波器送入放大器進行濾波、放大，此時如果中頻濾波不充分，寄生響應和本振泄漏會屏蔽用戶信號，從而嚴重影響接收機正常通信。最后由自動增益控制（AGC）輸出至 ADC。中頻濾波器后的變增益放大器主要用來抑制噪聲，降低信號的動態范圍，同時將信號放大到A/D轉換器所需要的幅度。中頻放大器的增益變化對系統增益影響較大，所以需要根據不同信號強度進行調節，這也就是自動增益控制加入接收機的原因。雖然此接收機結構具有相當優異的性能，但在其模塊的接收機實際制作上，仍存在鏡像信號[2]。鏡像信號干擾的產生，主要是由于在接收機中，所使用的下變頻混頻器會產生對稱于本振輸出頻率的兩側、距離一個中頻頻帶處的信號，以相同的轉換響應下變頻至中頻頻帶，因此對于有用的信號在中頻頻段造成干擾。下變頻后的信號需要進一步濾波與放大處理以提升信噪比并抑制干擾信號。

圖1 基于中頻帶通采樣的接收機系統

2 接收機的中頻和基帶電路設計與實現

混頻后產生的中頻信號首先進行A/D采樣、其次進行強窄帶干擾抑制，考慮到強窄帶干擾電路對后端載波同步環路的影響，窄帶干擾抑制模塊在數字下變頻之前完成。然后進行數字下變頻，產生出兩路正交的基帶信號，接著采用DMF（數字匹配濾波器）進行的PN碼快速捕獲與跟蹤，在進行PN碼同步的同時進行載波同步，較大的載波頻率偏差會對PN碼同步產生嚴重的影響，必須進行載波頻率偏差估計。為了提高PN碼的捕獲性能采用自適應門限設置技術、最后進行解調。上述模塊除中頻 A/D 采樣和數字下變頻采用專用器件完成外，其他功能模塊均在FPGA 上通過VHDL程序設計來實現。主要包括窄帶干擾抑制模塊、頻差估計和校正模塊、基于DMF的PN碼快速捕獲模塊等。該接收機的中頻和基帶電路設計框圖如圖2所示。

2.1 中頻采樣和數字下變頻模塊

中頻采樣設計就是根據系統帶寬和靈敏度的要求來確定ADC的性能。選擇AD公司生產的模數轉換器件AD6645。AD6645 采用三級子區式轉換結構，這樣設計的好處既滿足了轉換的精度和速度，又獲得了較小的功耗和封裝尺寸。內含采樣保持電路和基準源，功耗為1.5 W，量化位數為14。數字輸出可工作在＋3.3 V，方便與數字ASIC接口連接，中頻采樣頻率的典型值為70 MHz，采樣速率可達80 Ms/s。其輸出信噪比SNR為74.5 dB、無雜散動態范圍100 dB,，工作帶寬270 MHz，對200 MHz的信號采用時采樣抖動0.1 ps。

圖2 接收機中頻和基帶電路設計

數字下變頻器件主要完成三個功能，一是數字正交混頻，二是數據速率轉換，最后是濾波整形輸出。選擇的是Analog Device公司的多通道數字下變頻器件AD6635。它具有如下特性： 17 位線性比特補碼輸入；四通道實數輸入模式的最大輸入數據速率達80MSPS，具有四個實數輸入端口，兩個復數輸入端口，四個16位并行輸出端口，四個在96 dB內可編程的數字AGC環，四個插值半帶濾波器等。

2.2 窄帶干擾抑制模塊

窄帶干擾抑制方法實現的關鍵模塊是中頻數字信號加窗、FFT /IFFT運算及窄帶干擾譜線檢測與處理，下面分別討論這三個模塊的實現。硬件平臺使用的FPGA的是Xilinx公司的 Virtex2 系列芯片—xc2v6000-4。基于模塊復用的變換域窄帶干擾抑制結構圖如圖3所示。

圖3 基于模塊復用的變換域窄帶干擾抑制結構

2.2 .1中頻數字信號加窗子模塊

由于DFT假設了一個長度為有限序列的周期延拓，隱含了對長度為 N 的截斷序列進行周期拓展, 如果截斷后序列在邊界不連續, 則會導致信號經過DFT變換之后出現頻譜泄漏, 從而使得窄帶干擾信號的能量對臨近的頻譜產生嚴重的“污染”, 為了減輕DFT變換的能量泄漏, 常用的方法是在對信號進行DFT之前進行加窗, 窗函數的引入使得截斷序列的邊界變得平滑, 因此可以減輕DFT的能量泄漏問題。但是窗函數的引入也使得信號波形產生失真,從而使得信號信噪比下降, 為了減輕加窗對信號波形產生的失真, 可以通過在相鄰的變換截斷序列之間存在 50% 重疊的方法來減弱加窗對信號波形的失真的影響[3]。如圖3所示。

2.2 .2基于FFT /IFFT運算的信號變換子模塊

由于進行FFT和IFFT會消耗大量的FPGA資源，加窗后的兩路數據可采用分時復用的方式處理。實現快速傅里葉變換模塊時可以使用開發工具ISE8.2帶有的專用IP核[4]，IP核生成器是FPGA設計中的一個重要設計輸入工具，其實現結果在面積和速度上都令人滿意。因此可以利用IP核生成器來方便的設計，提高工作效率。ISE8.2帶有的FFT/IFFT專用IP核可以完成實數、復數信號的FFT和IFFT。

Fast Fourier Transform核為通用的FFT/IFFT核，輸入數據可為8、12、16、20和24位五種不同的格式，輸出可選scaled模式或unscaled模式，即可選擇輸出數據位數與輸入數據相同或保留所有有效位。Fast Fourier Transform核可支持N（ N = 2m,m = 4 ～14）點的FFT/IFFT運算，且可實時方便地配置成FFT或IFFT變換模式。它內部已經自動集成了RAM，不需要外接 RAM，且提供了豐富的對外接口。Fast Fourier Transform核支持三種工作模式，以方便用戶在權衡轉換速度及資源消耗時做出切合實際的選擇。這三種工作模式分別是 Pipelined Streaming I/O，Radix-4,Burst I/O，Radix-2,Minimum Resources。

2.2.3 干擾譜線抑制子模塊

窄帶干擾抑制算法較多，文獻[5]提出的自適應濾波的干擾的抑制算法，這里采用文獻[6]提出的干擾的抑制算法，該算法根據信號在頻域上的統計特性利用最大似然估計方法估計出干擾檢測門限，對幅度的平方大于干擾檢測門限的譜線被認為是干擾譜線，根據窄帶干擾譜線的幅度值來決定譜線衰減的程度，幅度衰減通過二進制移位就可以完成，所以占用的資源比較少，適用于FPGA實現。

由快速傅里葉變換(FFT)后的 I/Q兩路數據首先進行求模運算，也即求出 Ci= Qi2+ Ii2，同時還計算出檢測門限T。為了保證對干擾檢測門限估計的樣本值的有效性，在譜線幅度值與干擾檢測門限比較之后再決定樣本值是否有效。如果樣本值大于干擾門限，那么數據選擇器將輸出 0。該控制信號有比較器來輸出，同時比較器不斷將輸出譜線的幅度與干擾檢測門限作比較，輸出信號的衰減因子，衰減的幅度由移位來完成的。窄帶干擾抑制模塊 FPGA實現原理圖如圖 4所示。

2.3 頻差估計和消除模塊

當載波頻差較大時，擴頻碼同步和載波同步互為前提，擴頻碼的同步必須以載波的粗略同步為前提，而載波的精確同步又要以擴頻碼的同步為前提。無線通信系統經常在高動態環境下工作，使得接收信號的載波存在著較大多普勒頻移，對PN碼的同步造成很大的困難，甚至根本無法同步，這時必須預先估計載波頻偏并進行校正，實現載波頻率的捕獲與跟蹤。

筆者在文獻[7]中提出了一種基于復矢量 FFT估計載波頻差的方法，這種方法簡單易行，且頻率估計誤差小，能有效的解決高動態載波大頻差下偽碼捕獲的問題。載波頻差估計和對消原理框圖如圖5所示。基本原理是：多卜勒頻移是運動中的通信系統的接收機相對于發射機的徑向運動速度所致, 而這種速度變化通常很慢, 在相當一段觀測時間內,這種載波頻偏可以近似為一單頻信號，在頻譜上呈現出尖峰，很容易被檢測出來，經過FFT的頻偏估計以后，fΔ并不能完全被消除而是被限制在一個比較小的范圍，將頻偏估計值經過AFC環路進行濾波后去控制本地NCO的頻率，使其跟蹤輸入中頻信號的變化，從而使得數字下變頻的輸出始終為零中頻的數字基帶信號。

圖4 窄帶干擾抑制模塊FPGA實現原理

圖5 載波頻差估計和對消原理

2.4 直擴系統PN碼捕獲模塊

PN碼捕獲模塊采用基于FPGA的非相干DMF偽碼捕獲技術[8]，基本原理如圖2所示，主要包括三個子模塊，數字匹配濾波器子模塊、平方和子模塊、自適應門限判決子模塊。平方和子模塊用ISE8.2帶有的專用乘法器IP核和一個加法器就可以實現，電路設計比較簡單。對于數字匹配濾波器子模塊的設計，在硬件資源充足的情況下，可以考慮采樣直接型FIR或倒置型FIR濾波器結構來實現，在ISE8.2中帶有的高性能的FIR濾波器的IP核，可以方便的設計多種類型的數字匹配濾波器。對于較長PN碼的捕獲，由于硬件資源的消耗太大，就要考慮用折疊匹配濾波器結構，折疊匹配濾波器可以由VHDL程序設計來完成，自適應門限判決子模塊依據自適應門限算法，在FPGA通過VHDL程序設計實現，具體方法在這里不再贅述。該子模塊是用硬件描述語言來對電路的結構和功能進行設計和實現，與傳統的專用集成電路相比，具有能處理信號的形式靈活，成本低，體積小，系統的整體性能高等優點。

3 結語

直擴-變換域濾波聯合抗干擾接收機克服了單純依靠處理增益抗干擾的不足，降低了接收機的復雜度，且大大提高了無線通信系統的抗干擾能力，尤其適用于存在強窄帶干擾的復雜電磁環境，隨著高密度、高速度 FPGA器件的出現及相應EDA軟件的成熟，在FPGA上進行數字信號處理的方法顯示出巨大的優勢。所以直擴和變換域濾波聯合進行干擾抑制的接收機在未來戰場通信環境下具有廣闊的應用前景。

[1] HAMADA N. Digital Signal Processing： Progress over the Last Decade and the Challenges Ahead[J]. IEICE Trans. Fundamentals,2001,E84-A(01)：80-90.

[2] 高峻. 無線通信射頻接收前端研究與設計[D].成都：西南交通大學,2006.

[3] 張春海，盧樹軍，張爾揚.基于加窗DFT的DSSS系統變換域窄帶干擾抑制技術[J]. 解放軍理工大學學報,2004,4(15)：11-15.

[4] 田耘，徐文波，張延偉.無線通信FPGA設計[M]. 北京：電子工業出版社，2008.

[5] 張毅，王輝.一種直擴通信窄帶干擾抑制的自適應濾波技術[J].通信技術，2008,41(04)：13-15.

[6] 張愛民，胡艷龍，韓方景.低信噪比下基于自適應門限的窄帶干擾抑制研究[J]. 電子信息對抗技術,2009,24(01)：51-54.

[7] 張愛民.高動態下基于DMF的偽碼捕獲頻差估計研究[J]. 空間電子技術,2009,6(04).12-15.

[8] 桂岳，蔡德林，范曉東,等.非相干匹配濾波算法的 FPGA 實現及分析[J].通信技術，2008,41(12)：296-298.