高速高密度PCB的RE問題

周勝海，王 林

（信陽師范學院 物理與電子工程學院，河南 信陽 464000）

電子產品的RE （radiated emission）是指其PCB（printed circuit board）和電纜輻射出去的不需要的電磁場。作為一種外部噪聲源，可能對附近的電子產品造成干擾。在許多國家電子產品的RE都是強制認證指標。對數字電子產品而言，PCB級RE有差模電流引起的差模RE和共模電流引起的共模RE兩種。通常，共模RE較差模RE強得多（微安對毫安），且共模RE更難甚至不可能預測和控制。數字產品的發展趨勢使RE問題更加嚴重和復雜[1]。所以，研究高速高密度PCB的RE問題具有實際意義。本文從高速高密度PCB設計的角度，總結PCB級RE的主要來源，分析PCB級RE的基本規律，給出PCB級RE的抑制對策。

1 PCB級RE的主要來源

對高速高密度PCB而言，PCB級RE的主要來源是集成電路（IC）、信號跡線（traces）和連接到 PCB 上的輸入/輸出（I/O）電纜產生的電磁輻射。引起RE的電流有差模電流和共模電流兩種，前者是電路正常工作形成的，即信號電流（開關電流）；后者是電路中的寄生效應（如不希望的電壓降）引起的[2]。

通常，高速高密度PCB上的每一片數字IC都有相關的去耦電容（decoupling capacitors）。如圖1所示，IC內部信號傳輸時，信號電流流動會形成兩個電流環路，分別在IC和去耦電容上，環路面積為灰色區域，一般后者較前者小得多。這種電流環路相當于環形天線，向外輻射電磁場。

圖1 IC引起的差模REFig.1 Differential-mode RE from an IC

信號跡線用于IC之間信號傳輸。信號跡線上有信號電流流過。信號跡線與信號電流返回的參考導體平面（reference conductor plane）一起構成電流環路。這種電流環路相當于環形天線，向外輻射電磁場。

連接到PCB上的I/O電纜產生的電磁輻射有3個來源。1）是差模電流（信號電流）引起的。對I/O電纜（如同軸電纜、雙絞線、扁平電纜）而言，信號線對是平行又靠近的，因而差模電流產生的電磁輻射近似相消。需要進一步分析時，可將其等效為環形天線。2）是PCB的寄生效應引起的共模電流引起的[2-3]。如圖2所示，PCB的地平面有阻抗，差模電流流過地阻抗時在邏輯地系統產生電壓降VN（噪聲電壓）。I/O電纜一般以系統地為參考電位。所以，共模地電勢驅動I/O電纜形成共模電流，I/O電纜相當于偶極天線或單極天線，向外輻射電磁場。3）是差分驅動器（differential drivers）的固有不平衡引起的共模電流引起的。差分驅動器和接收器（differential drivers and receivers）主要用于非常高速數字系統（如電信設備）[4]。所以，相對而言，第二個來源是主要的。

圖2 I/O電纜產生的共模REFig.2 Common-mode RE from I/O cables

2 PCB級RE的天線理論

在天線理論中，一般認為環形天線周長或偶極天線長度小于λ/10（λ為信號波長）時是電小尺寸的，分別稱為小環天線和短偶極天線[5]，天線上各小段電流近似是均勻的。作為工程近似，通常以λ/4為判據，天線上各小段電流是同相的。

對IC和信號跡線產生RE的電流環路而言，一般都滿足環路周長小于λ/4（1 GHz時為30 cm）的條件，所以通常等效成小環天線。根據天線理論可知，小環天線在自由空間的輻射場（遠場）為[5]

式（1）中：E為電場強度，f為電流頻率，Idm為差模電流大小，A為小環天線的環路面積，γ為天線至場點的距離，θ為場點與小環平面法線的夾角。

環路周長大于λ/4時，由于天線上各小段電流并非都是同相的，所以有些小段產生的RE對總RE的貢獻是相減（削弱），而非相加（增強）。

雖然式（1）是從圓形小環天線導出的，但可用于其他形狀的平面小環天線。因為小環天線的輻射強度與小環面積有關，而對小環形狀不敏感[6]。

考慮到電子產品的RE認證測試關注最大輻射場強 （θ=90°）以及測試時地平面的反射，小環天線的輻射場的測量值可寫為

式（2）是預測和抑制差模RE的理論依據。

地電位差驅動I/O電纜產生的共模輻射是共模輻射的主要來源。I/O電纜產生的共模輻射可等效成偶極天線或單極天線。

根據天線理論可知，短偶極天線（長度小于λ/4）在自由空間的輻射場（遠場）為[5]

式中：E為電場強度，f為電流頻率，Icm為共模電流大小，l為小偶極天線的環路長度，γ為天線至場點的距離，θ為場點與短偶極天線軸線的夾角。

若I/O電纜是連接到設備的另一塊，則I/O電纜近似“頂帽”天線（top-hat antenna）[5]，各小段電流近似是均勻的，很好地滿足了式（3）的近似條件，誤差很小。

考慮到電子產品的RE認證測試關注最大輻射場強 （θ=90°），短偶極天線的輻射場的測量值可寫為

式（4）是預測和抑制共模RE的理論依據。

若I/O電纜長度大于λ/4，可對式（4）的結論修正而得到輻射場為

無窮大參考平面上面的單極天線的輻射場與偶極天線的輻射場相同，只是輻射場只存在于平面上半空間。

3 PCB級RE的基本規律

美國 FCC（FederalCommunicationsCommission）和國際電聯CISPR （Interational Special Committee On Radio Interference）的相關標準中規定[7]，B類產品RE限值為3 m距離處電場強度小于100 mV/m。

對于差模 RE，由式（2）可知，若 f=50 MHz、Idm=25 mA，則必須A≤1.8 cm2，否則RE超標。對于共模RE，由式（4）可知，若 f=50 MHz、l=1 m，則必須 Icm≤5 μA，否則 RE 超標。 可見，幾微安的共模電流就可導致RE超標。實踐中，幾毫伏甚至更小的地平面電壓降驅動I/O電纜就可能形成幾微安的共模電流，進而導致RE超標。

取差模RE強度與共模RE強度相等，由式（2）和式（4）可得 Idm/Icm=4.8×107l/fA。 若 f=48 MHz、l=1 m、A=10 cm2，則Idm/Icm=1 000?？梢姡诟咚俑呙芏萈CB上，共模RE往往起決定作用。

實際的數字信號可近似為對稱的梯形波。設梯形波電流幅值為 I、周期為T、占空比為d、上升時間（下降時間）為 tr（通常tr≈T/10），則該梯形波的頻譜中第n次諧波幅值為[7]

進一步近似占空比d=0.5（即50%）。由式（6）可知，一次諧波（基頻）的幅值I1=0.64I，只有奇次諧波，頻譜包絡如圖3所示，諧波幅值隨頻率的下降以1/πtr確定的頻率點為界由20 dB/十倍頻變為40 dB/十倍頻。

由式（6）計算出各次諧波，依次代入式（2）計算出各次諧波的輻射，再計算出各次諧波的輻射之和，便得到數字信號產生的差模RE。類似地，利用式（4）可計算出數字信號產生的共模RE。

圖3 梯形波的頻譜包絡Fig.3 Envelope of spectrum of a trapezoidal wave

結合圖3所示的數字信號的頻譜特點，考慮分別由式（2）和式（4）給出的差模RE和共模 RE正比于 f2和f，可得出差模RE和共模RE隨f變化的包絡如圖4所示?？梢?，在高頻段差模RE是主要的，在低頻段共模RE是主要的。當tr=1～10 ns時，多數共模 RE出現在 30～300 MHz頻段，多數差模RE出現在高于300 MHz頻段。這也是診斷和抑制RE問題的重要依據。

圖4 差模RE包絡和共模RE包絡Fig.4 Differential-modeandcommon-modeREenvelopeversusfrequency

由圖3可見，數字信號中的高頻分量主要取決于tr，tr越大高頻分量越少；降低f1（基頻）也可減少高頻分量。然而，時鐘頻率越來越高，信號上升時間（下降時間）越來越短，是數字產品的必然趨勢。所以，高速高密度PCB的RE逐步成為影響產品EMC（electromagnetic compatibility）的重要因素之一。

高速高密度PCB上的開關電流（△I噪聲）可近似為等腰三角波或高斯波[8－9]。等腰三角波或高斯波的頻譜可從相關文獻查出或計算得到。開關電流引起的RE可用上述同樣方法來估算。

4 PCB級RE的抑制

由PCB級RE的基本規律可見，從理論上講，可以采取多種措施抑制差模RE和共模RE。但是，其中一些措施不是PCB設計者可以控制的。例如，理論上，降低時鐘頻率和增加信號上升時間（下降時間），對抑制差模RE和共模RE都很有效；實踐中，這兩個參數往往由產品性能要求而定，PCB設計者很難改變。PCB設計者只能參考PCB級RE的基本規律，結合PCB設計的具體情況，采取若干實用措施抑制RE，最終使產品的RE達到相關EMC標準的要求。

理論上，在PCB級抑制差模RE，降低頻率或諧波成分、減小差模電流和減小環路面積都是可選措施。實踐中，通常減小環路面積的措施是最實用的。這些措施達不到要求時，必須采取消除環路 （canceling loops）、 時鐘展頻 （spreadspectrum clock）等特殊措施[4]。

理論上，在PCB級抑制共模RE，降低頻率或諧波成分、減小共模電流和減小I/O電纜長度都是可選措施。實踐中，通常減小共模電流的措施是最實用的。降低地平面電壓降，濾波I/O電纜，屏蔽I/O電纜，用共模扼流圈減小共模電流，用光電耦合器隔離I/O電纜與PCB地，都是常見的具體措施。

總之，對高速高密度PCB而言，在PCB級抑制RE可以說是個復雜的系統工程，需要從IC封裝形式、元器件布局、PCB疊層、PCB布線、I/O電纜、機架（機箱）屏蔽等多個方面，進行綜合設計。為保證設計可靠性和縮短設計周期，設計過程中恰當的建模、仿真、預測和測試是至關重要的。

可用于PCB級抑制RE的若干實用措施的詳細資料可參考相關文獻。

5 結束語

隨著數字產品的時鐘頻率越來越高，信號上升時間（下降時間）越來越短，PCB的RE越來越嚴重，已逐步成為影響產品EMC的重要因素之一。PCB的RE有差模RE和共模RE兩部分。差模RE主要由信號電流引起，共模RE主要由地平面電壓降驅動I/O電纜形成的共模電流引起。通常，共模RE較差模RE嚴重得多（微安對毫安），且更難甚至不可能預測和控制。在PCB設計時，采取措施抑制RE，是必要的和有效的。在PCB級抑制RE的設計是個復雜的系統工程。

本文的討論與結論對高速高密度PCB設計實踐具有參考作用。

[1]Bogatin E.Signal and power integrity—simplified[M].2nd ed.Upper Saddle River （NJ，USA）：Pearson Education，Inc.，2010：1－42.

[2]周勝海，王秀杰.電子系統共模噪聲若干基本問題探討 [J].信陽師范學院學報：自然科學版，2008，21（2）：317-320.

ZHOU Sheng-hai，WANG Xiu-jie.Study on several elementary problems on common-mode noise in electronic systems[J].Joural of Xinyang Normal University：Natural Science Edition，2008，21（2）：317-320.

[3]Henry W Ott.Electromagnetic compatibility engineering[M].Hoboken （NJ，USA）：John Wiley&Sons，Inc.，2009：464-465，474-476.

[4]Caniggia S，Maradei F.Signal integrity and radiated emission of high-speed digital systems[M].Hoboken（NJ，USA）：John Wiley&Sons，Ltd，2008： 441-446.

[5]Balanis C A.Antenna theory：analysis and design[M].3rd ed.Hoboken （NJ，USA）：John Wiley&Sons，Inc.，2005：231-275，151-219.

[6]Kraus J D，Marhefka R J.Antennas[M].3rd ed.New York：McGraw-Hill Companies，Inc.，2002：212.

[7]Paul C C.Introduction to electromagnetic compatibility[M].2nd ed.Hoboken （NJ，USA）：John Wiley&Sons，Inc. ，2006：49-85，91-166.

[8]周勝海.數字電路中△I噪聲的產生與特點[J].電子技術應用，2006，32（8）：99-101.

ZHOU Sheng-hai.Mechanism and features of△I Noise in digital circuits[J].Application of Electronic Technique，2006，32（8）：99-101.

[9]周勝海，劉百超.數字電路中△I噪聲的危害[J].電子技術應用，2006，32（10）：118-121.

ZHOU Sheng-hai，LIU Bai-chao.Harmfulness of △I noise in digital circuits[J].Application of Electronic Technique，2006，32（10）：118-121.