基于ADS仿真可控增益技術對雷達捷變頻的影響

鄧 茜 梁小朋 王蘇敏

（江西理工大學應用科學學院，江西 贛州 341000）

基于ADS仿真可控增益技術對雷達捷變頻的影響

鄧 茜 梁小朋 王蘇敏

（江西理工大學應用科學學院，江西 贛州 341000）

介紹頻率合成器的環路參數設計原理，研究了系統參數變化對環路濾波器的幅頻響應和相位裕度的影響，并采用ADS軟件對系統捷變頻性能仿真。從仿真結果可知，采用可控電荷泵電流增益技術可以很好的解決快速跳頻問題。

頻率合成器；捷變頻；ADS；可控增益

（一）引言

頻率合成器是電子系統的核心部件。隨著現代通信、雷達、電子偵察和對抗技術的飛速發展，系統對其性能指標也提出了愈來愈高的要求。在各種高性能、寬動態范圍的頻率跳變中，捷變頻時間是一個重要的限制因素。捷變時間這一指標，直接影響到跳頻干擾和抗干擾系統的跳速，以及雷達頻率捷變特性，也越來越受到人們的關注。因此，快速跳頻頻率合成器的研制具有重大的現實意義。

（二）鎖相頻率合成器的原理

圖1 整數N頻率合成器原理框圖

圖 1為整數分頻鎖相環的原理框圖。其中，分頻因子 N通常由外部數字信號設置。在許多頻率綜合器中，控制信號使用串行輸入數據。當環路鎖定時，進入鑒相器的兩個信號頻率相等，所以，VCO的輸出頻率是鑒相頻率的 N倍，而且嚴格同步，用鎖相環構成的頻率合成器具有頻率穩定度高、相位噪聲小、電路簡單易集成、易編程等特點。

（三）可控增益技術與環路帶寬的關系

1.無源三階環路濾波器的設計

為了更好的抑制環路帶寬頻率十倍以上的紋波，三階環路濾波器是一個較好的選擇，并且可以得到所有環路元器件參數的準確解。我們將從時間常數入手，來計算各元器件參數值。

圖2 無源3階環路濾波器

圖2 中，環路濾波器阻抗和開環傳輸函數表示如下：

其中，濾波器的系數與時間常數的關系：

根據相位裕度的定義可得：

經驗證明，為了保證 3階環路濾波器的穩定性，要求T2＞＞T1+T3，使得在環路帶寬處，斜率為-20dB/dec同時相位裕量最大，這是本文濾波器設計的基本思想。其中T31為極點比T3/T1，如圖 2所示。同樣我們通過對三階濾波器的相位裕度偏微分方程：

近似T2＞＞T1+T3，可以得到：

由于在環路帶寬處，開環傳遞函數增益為1，這樣可得Ctot：

從（12）式中可以看出，在不改變環路濾波器的參數、壓控增益及分頻比的情況下，電荷泵電流增益Kd與環路帶寬的變化成正比。

2.環路帶寬的選取

鎖相環 PLL的帶寬，需要根據應用環境和環路部件的特性來選擇。在選擇環路帶寬時有三個需要考慮的因素：

（1）最大的環路帶寬可以有最快的頻率轉換速度（最短的鎖定時間）；

（2）優化的環路帶寬能夠取得更好的相位噪聲性能；

（3）最小的環路帶寬可以取得最大的參考邊帶的抑制。

通常我們要在這三個因素之間做出折中考慮，由于可控電荷泵電流增益技術可以直接改變PLL環路帶寬和相位裕度。可見，可控增益技術不僅能縮短捷變時間而且能提高相位噪聲指標，當采用大電流增益進行快鎖，經過定時器設置時間之后，會自動切換成小電流增益，減小穩態時環路帶寬，改善相位噪聲，優化雜散抑制性能，提高整體性能指標。

（四）可控電流增益技術對頻率綜合器捷變時間和穩定性的影響

對于跳頻信號源的設計，在保證頻率源的相位噪聲、雜散等性能指標的前提下，盡量減少頻率的切換時間，以利于在一次跳頻通信內有相對長的時間來傳送有效數據。捷變頻時間是跳頻信號源的研制的一個非常重要的指標。通過上述無源3階濾波器的設計方法，設計一個4階鎖相環，通過計算得濾波器元件參數，如表1所示。

表1 三階濾波器設計實例

1.鎖定時間仿真模型建立

瞬態仿真模型是對系統進行閉環仿真，仿真模型中要考慮 VCO的輸入電容和輸入電阻，對于一些集成壓控振蕩器的鎖相環芯片其 VCO輸入電容可能為 0，瞬態響應是采用 ADS中的 Envelope仿真。分頻比改變時的鎖定時間仿真模型如圖3所示：

圖3 分頻比改變時的鎖定時間仿真模型

2.可控電流增益技術對捷變頻時間的影響

由于小型化的設計要求，使用兩種不同的環路帶寬或增益也許是僅有的選擇，在捕獲時環路具有較大的帶寬或增益，鎖定以后

使環路的帶寬或增益減小，改善帶外相噪。

對于三階環路濾波器來說，較高頻率的極點對環路的瞬態特性影響很小，因此在計算鎖定時間和鎖定過程可以忽略，仍然可以利用二階環的計算公式來計算其鎖定時間，其中，tol為鎖定頻差。

改變電荷泵電流增益，不僅改變了環路帶寬，同時也改變了相位裕度。電荷泵電流增益分別為5mA和 1.06mA時的開環波特圖，如圖4和5所示。采用表3-1中的環路濾波參數，其中kd先取5mA，仿真其相 位裕度和鎖定時間。然后保持環路元件參數不變，電荷泵電流增益由5mA變為1.06mA時，通過仿真可知，其帶寬由 60KHz變為 19.8KHz，其相位裕度由45°變為30.7°。通常，鎖定時間不僅受環路帶寬的影響，由于相位裕度與阻尼系數有一定的正比關系，所以相位裕度對鎖定時間也有一定的影響。

圖4 kd為 5mA環路波特圖

圖5 kd為 1.06mA環路波特圖

圖6 kd為 5mA環路的響應瞬態

圖7 kd為 1.06mA環路的瞬態響應

如圖6、7所示，保持環路其他元件不變時，電荷泵電流增益為5mA比電荷泵電流增益為1.06mA時的鎖定時間大大減小。由于相位裕度關系到系統的穩定度，典型值選擇在45°到55°之間。當相位裕度在48°時鎖定時間最短，當相位裕度小于48°的時候，會使環路開始振蕩，增加鎖定時間，此時，鎖定時間與相位裕度成反比；當相位裕度大于48°的時候，會使環路系統響應速度緩慢，同樣會增加鎖定時間。此時，鎖定時間與相位裕度成正比；所以相位裕度和阻尼系數一樣必須小心選取，其值過大和過小都不利于快速跳頻。

3.可控電流增益技術對穩定性的影響

如圖 4、5所示，電流增益由 5mA自動換成小電流增益1.06mA，穩態時，環路帶寬減小為19.8KHz，相位裕度減小為30.7°。顯然，相位裕度太小，導致系統不穩定，延長鎖定時間。同時，可控電流增益技術對 PLL相位噪聲也有較大的影響。所以，可控電流增益的大小必須小心選取，應從各方面影響綜合考慮。

（五）結束語

在一些特殊場合，為滿足小尺寸要求，不得不放棄一些性能更優越的電路或大體積芯片，而采用結構簡單的鎖相頻率合成技術。然而，從頻率合成理論來看，傳統的單環鎖相環難以達到指標要求，若采用可控電流增益技術，不但能解決這個問題，而且可以簡化電路，進而降低成本。本文采用ADS仿真軟件對頻率合成器的主要性能進行建模仿真，重點仿真了采用可控電流增益技術對PLL捷變時間和穩定性的影響。仿真結果表明，可控電流增益技術在提高雷達捷變頻性能上能起到良好的作用，對類似的設計有良好的借鑒意義。

[1] 張厥盛,鄭繼禹,萬心平.鎖相技術[M].西安:西安電子科技大學出版社,2005:1-20.

[2] Dean Banerjee. PLL Performance, simulation, and design 4thedition[M].national semiconductor,2006.

[3] Andy. Phase locked loop design,Analysis of a sigma- delta modulator using RF behavioral modeling and system simulation[M].agilentTechnologies,2002;8-9.

[4] Roland E.Best.鎖相環設計、仿真與應用第5版[M].李永明,譯.北京:人民郵電出版社,2007:5-30.

[5] 方立軍,馬駿.C波段低相噪數字鎖相頻率合成器[J].系統工程與電子技術,2001,23(2):22-24.

TN74

A

1008-1151(2011)05-0031-02

2011-02-17

鄧茜（1984－），女，江西吉安人，江西理工大學應用科學學院信息工程系助教，碩士，研究方向為無線射頻通信電路。