一種高速I2C總線從器件接口IP核的設(shè)計(jì)與實(shí)現(xiàn)
2011-12-31 00:00:00劉宇張斌張?jiān)栖?/span>
電子產(chǎn)品世界 2011年7期
摘要：本文介紹了I2C總線的工作過程，使用圖形化設(shè)計(jì)工具，采用HDL-Verilog高級(jí)硬件描述語言按照自頂向下的設(shè)計(jì)方法完成了I2C從器件模式的IP核設(shè)計(jì)。通過特殊的設(shè)計(jì)思路，可實(shí)現(xiàn)高速數(shù)據(jù)傳輸。對(duì)此IP核用FPGA進(jìn)行了驗(yàn)證，最終把它作為一個(gè)獨(dú)立IP成功的應(yīng)用于ASIC芯片設(shè)計(jì)中。
