用于高速ADC的串行接口

摘要：在諸如核磁共振成像(MRI)、超聲波、CT掃描儀、數(shù)字X射線等醫(yī)療應用中，經(jīng)常需要使用多通道的模數(shù)轉換器(ADC)來對大量數(shù)據(jù)采樣。用串行接口來獲取采樣數(shù)據(jù)可減少ADC與FPGA的引腳數(shù)并節(jié)省電路板空間。目前有串行LVDS和JESD204接口標準可供選擇。本文將就這兩種類型進行探討。

關鍵詞：ADC；CDF；串行LVDS；JESD204

對于高速數(shù)據(jù)轉換器的串行接口來說，目前有兩種選擇：第一種選擇是串行時鐘－數(shù)據(jù)－幀(CDF)接口，該接口整合了串行化LVOS(低壓差分信號)數(shù)據(jù)流以及差分時鐘和幀時鐘，其中差分時鐘用于準確地收集數(shù)據(jù)，幀時鐘用于建立數(shù)據(jù)采樣的邊沿。第二種選擇是采用JESD204標準，在該標準中，時鐘嵌入到Gbps級高速雙線串行數(shù)據(jù)流中。這兩種接口均有各自的優(yōu)缺點。由于用來驅動高速JESD204接口的電流模式邏輯對(CML)需要較大的功率，所以串行LVDS是實現(xiàn)功率較低且有大量通道的便攜式設計的首選。但是在串行LVDS不適用的場合，IESD204接口就可以發(fā)揮作用。

串行LVDS的優(yōu)勢

串行LVDS輸出格式減少了ADC和FPGA之間所需的數(shù)字I／O數(shù)量，節(jié)省了FPGA引腳、電路板面積和成本。此外，通過在數(shù)據(jù)轉換器上采用串行接口，數(shù)據(jù)轉換器所需的引腳數(shù)量也大大減少了，從而可實現(xiàn)尺寸小得多的封裝尺寸。這種優(yōu)勢在有多通道的設計中得到了充分的顯現(xiàn)。采用串行LVDS接口還是采用并行接口則取決于應用能否承受較大的功耗，以及FPGA是否有能力處理高速數(shù)據(jù)流。LTC2195是一款16位、125Msps雙通道ADC，具串行LVDS輸出，每通道功耗僅為216mW。不過，與使用雙通道并行輸出版本LTC2185(參見圖1中的完整產(chǎn)品系列圖)相比，串行LVDS接口每通道多消耗31mw功率。……