防火墻寄存器技術的FPGA低功耗布線算法研究

摘要：針對減少毛刺能夠有效地降低電路功耗，提出了一種基于防火墻寄存器技術的FPGA低功耗布線算法，在布線過程中，一方面運用算法增加防火墻寄存器濾掉毛刺；另一方面通過修改代價函數，動態地調節輸入信號的路徑，使信號到達查找表輸入端的時間基本趨于一致，從而有效地減少毛刺，降低電路的動態功耗。實驗結果表明，在運算時間相同的情況下，與其他算法相比，該算法平均能消除約72％～81％的毛刺，降低約4％～8％的功耗，減少約23％～26％的關鍵路徑延時，而只增加4％的觸發器。