劉佳昕,劉 軍
(1.西南交通大學 信息科學與技術學院,四川 成都 611756;2.西安航天動力研究所 陜西 西安 710100)
閥門控制器用于實現電磁閥、減壓閥、比例閥等多種閥門的狀態控制和測量,在閥門的控制過程中控制器不僅完成閥門狀態的控制,同時還采集閥門工作的狀態(如工作電壓、電流)信息,以及被控狀態信息(如控制回路中的壓力、溫度和流量等)。對于不同的閥門控制需求不同,控制形式主要包括開關控制、開度控制和PWM頻率控制。閥門控制器同時具有串行通訊功能,通過串行通訊將測試數據上傳到上位機,進行顯示和存儲,同時可通過接收上位機的開關量指令或串行通訊指令實現控制啟停、和閥門選擇等。
閥門控制器設計采用了DSP處理器為核心的嵌入式系統設計方案。
嵌入式系統是軟件和硬件的綜合體,其以應用為中心、以計算機技術為基礎,軟、硬件可裁剪,適應應用系統對功能、可靠性、成本、體積功耗等嚴格要求的專用計算機系統。一般而言,嵌入式系統的構架可分為4個部分:處理器、存儲器、輸入、輸出(I/O)和軟件[1]。
嵌入式系統的核心部件是嵌入式處理器。
數字信號處理器(Digital Signal Processor,簡稱 DSP)是微電子學、數字信號處理、計算機技術綜合研究的成果。DSP實際上就是一種單片機,集成高速乘法器,具有多組內部總線,已廣泛用于嵌入式系統。
TMS320F2812是TI公司推出的基于TMS320C2xx內核的32位定點DSP芯片,具有精度高、速度快、集成度高等特點,為不同的控制領域提供了高性能的解決方案。歸納起來,TMS320F2812具有以下特點[2]:
1)采用靜態CMOS技術,主頻達150MHz;
2)高性能32位CPU;
3)片內集成了 128kB的 Flash存儲器,4kB的引導ROM,數字運算表以及2kB的TOP ROM。
4)16通道高性能12位ADC,包含兩個采樣保持電路,可實現雙通道信號同步采樣;
5)具有兩個與F240xA兼容的事件管理器;
6)串行通訊外設包括SPI接口、兩個UART接口模塊、增強的eCAN2.0B接口模塊和多通道緩沖串口。
7)具有128位密碼保護機制。
根據閥門控制器功能需求,設計上采用了基于TMS320F2812的嵌入式處理器系統設計方案[3,6-7]。
因為閥門為感性負載,其驅動信號為大電流開關信號,極易對周圍電路造成干擾,因此處理器系統總體上采用隔離設計,即要求輸入輸出電路、通訊電路、處理器電源采用隔離設計。
處理器及外圍電路模塊由DSP處理器、外部存儲器、A/D轉換電路、D/I及D/O接口電路、通訊接口電路、電源電路及相應的保護電路組成,是控制器的主控單元和控制的執行單元,完成模擬量和開關量的輸入輸出、數據通訊、任務控制和狀態控制。完成任務調度、控制、測量、數據處理,并將測試結果上傳給上位機。
處理器系統實現以下功能:
1)上電后可進行自檢,對存儲器狀態、A/D狀態、D/I及D/O狀態進行檢查,并向上位機上傳自檢信息;
2)接收并識別上位機控制指令,控制相應的閥門工作;
3)實時采集電磁閥工作電壓、電流信號和壓力傳感器、溫度傳感器信號,并上傳;
4)具有串行通訊功能,滿足CAN2.0B標準。
DSP處理器硬件系統包括最小硬件系統和外圍接口電路兩個部分,其中DSP最小硬件系統包括復位、時鐘、電源及存貯器接口電路等[3]。外圍接口電路主要包括通訊電路、I/O接口電路、A/D輸入電路等。電路設計分析如下。
2.3.1 DSP最小系統電路
DSP最小系統電路[6-7]包括存儲器擴展電路、復位電路、電源電路等,是處理器系統的核心。
2.3.1.1 復位電路
DSP復位電路參如圖1所示。利用電容電壓按指數規律上升或下降的特性產生復位脈沖,復位脈沖寬度取決于RC值。為保證DSP位,復位脈寬應不低于100 ms。二極管V1起保護作用,并在掉電時加速電容儲能的釋放,確保可靠復位。
2.3.1.2 存儲器擴展電路

圖1 復位電路Fig.1 Reset circuit
DSP內部包含128 kB的Flash存儲器,可用于程序、數據存儲要求;為滿足調試及大數據要求,外擴64 kB非易失存貯器。
外擴64 kB非易失存貯器利用DSP自身的高速同步串行輸入輸出接口SPI實現,其中片選信號采用I/O口控制。設計電路如圖2所示。

圖2 存貯器電路Fig.2 Register circuit
2.3.1.3 處理器電源電路
處理器電源分兩種,即I/O電源 (DVdd)和內核電源(CVdd),分別為+3.3 V和+1.8 V雙電源,采用DC/DC變換器和線性電源芯片TPS70351、線性穩壓器MSK5101實現。
處理器電源電路設計中著重考慮了以下幾點:
1)使DSP芯片的I/O和其內核按序上電,即內核電源DVdd先加電(+3.3 V),I/O 電源 CVdd(+1.8 V)隨后加電;
2)保證DVdd和CVdd間壓降≯2 V;
3)DSP系統數字部分和模擬部分獨立供電,單點共地。
DSP處理器電源電路如圖3所示。

圖3 DSP處理器電源電路Fig.3 DSP processor source
2.3.2 DSP處理器外圍電路
DSP處理器外圍電路主要包括端口保護電路、D/O、D/I接口電路、通訊電路等。
2.3.2.1 模擬量輸入端口保護電路
DSP片內ADC輸入電壓范圍是-0.3~3.6 V,信號超出范圍將導致ADC模塊損壞,甚至損壞處理器,因此須對A/D輸入端口進行保護,電路參如圖4所示。

圖4 模擬輸入保護電路Fig.4 Analog input protect circuit
RC濾波電路濾除信號上的尖峰干擾,V1,V2組成電壓限幅電路。ADC輸入保護電路必須與DSP芯片同PCB板放置。
2.3.2.2 D/O、D/I接口電路
數字接口電路主要實現信號的隔離和I/O口匹配,完成3.3 V邏輯電平與5 V邏輯電平的轉換。信號隔離器件采用光電耦合器;電平轉換器件采用LVCH系列緩沖驅動器。圖5分別為D/I、D/O接口電路。
2.3.2.3 CAN通信接口電路
TMS320F2812片內集成了增強型CAN總線通訊接口,該接口最高支持1 Mbps的總線通訊速率,與CAN2.0B標準接口兼容。控制器CAN總線接口作為子節點設計,工作在正常模式下。接口芯片采用TJA1040T收發器芯片。在接口芯片與DSP接口間采用高速雙向光耦實現信號隔離,以減小信號的失真、誤碼、實現信號傳輸中的阻抗匹配,確保數據可靠傳輸及系統工作的安全性。
CAN接口電路設計如圖6,包括電源,隔離電路和接口電路。CAN信號光電隔離器采用ADI公司的兩通道雙向光電耦合器AduM1201,轉換速率要求不低于10 M,兼顧信號隔離和高速通訊的要求。為確保數據的可靠傳輸,總線上增加了保護電路。
處理機系統為實現較高性能和可靠性,設計中還應注意以下幾點:

圖5 DI/O信號隔離電路Fig.5 DI/O isolate circuit

圖6 通訊接口電路Fig.6 Typical CAN Transceiver Schematic
1)為提高DSP芯片ADC轉換精度,建議采用精密外部基準代替芯片內部基準。基準芯片可采用ADR440BRZ[4-5]。
2)在采用外部基準的情況下,軟件設計應保證在屏蔽內部基準的情況下,再接通外部基準。即內部基準和外部基準不能同時有效[5]。
3)ADC變換在輸入信號范圍兩端 (及 0~100 mv,2.85~3.3 V)精度較低,應通過前端信號調理,盡量避免輸入信號在范圍邊沿。
4)處理器系統需保證全面隔離。
采用DSP芯片TMS320F2812處理器為核心設計的嵌入式閥門控制器,在處理機電路設計中基于芯片特點和控制需求,并綜合考慮了可靠性要求。設計中針對電路電源、信號端口保護、隔離采取了必要的措施,提高了處理機系統可靠性,實現了控制器嵌入式處理器設計。
[1]鄔可軍.DSP實時多任務操作系統設計與實現 [M].北京:電子工業出版社,2005.
[2]蘇奎峰.TMS320F2812原理與開發[M].北京:電子工業出版社,2006.
[3]張雄偉.DSP芯片的原理與開發應用[M].3版.北京:電子工業出版社,2006.
[4] TMS320F2810,TMS320F2811,TMS320F2812 ADC Calibration (Rev.A).TEXAS USA:Texas Instruments.[EB/OL].(2004-11-30).http://www.ti.com.cn/dsp/cn/docs/dspsup porttechdocs.
[5]TMS320x281x Analog-to-Digital Converter(ADC)Reference Guide (Rev.C).TEXAS USA:Texas Instruments.[EB/OL](2004-11-30).http://www.ti.com.cn/dsp/cn/docs/dspsupport techdocs.
[6]TMS320F2810,SM320F2812-HT Digital Signal Processor Data Manual,Literature umber:SGUS062.TEXAS USA:Texas Instruments.[EB/OL].(2009-06).http://www.ti.com.cn/dsp/cn/docs/dspsupporttechdocs.
[7] TMS320F2810, TMS320F2811, TMS320F2812,Digital Signal Processors Data Manual,Literature Number:SPRS174O, TEXAS USA:Texas Instrument.[EB/OL].(2007-