一種基于g m/I D方法設(shè)計(jì)的可變?cè)鲆娣糯笃?/h1>
2012-01-18 12:03:48李新王業(yè)飛楊國(guó)坤
電子設(shè)計(jì)工程 2012年24期 關(guān)鍵詞：方法設(shè)計(jì)
李新，王業(yè)飛，楊國(guó)坤
（沈陽(yáng)工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽(yáng) 110870）
便攜式電子設(shè)備已深入到人們生活的各個(gè)方面，由于受電池的限制，低電壓低功耗電路的應(yīng)用不斷增加，使得低電壓低功耗CMOS集成電路的設(shè)計(jì)成為了熱門話題。隨著電壓和功耗的不斷降低，模擬集成電路的設(shè)計(jì)難度也隨之增加。為了獲得最佳工作點(diǎn)和最佳晶體管尺寸，就需要復(fù)雜的計(jì)算和很長(zhǎng)時(shí)間的設(shè)計(jì)綜合[1]。利用gm/ID方法進(jìn)行設(shè)計(jì)是一種較簡(jiǎn)單的方法，不僅兼顧了不同晶體管尺寸測(cè)定中的小信號(hào)參量和大信號(hào)參量，而且允許在所有的晶體管工作區(qū)域內(nèi)，用統(tǒng)一綜合的研究方法，幫助簡(jiǎn)化模擬電路的設(shè)計(jì)過程[2－4]。弱反型的CMOS具有指數(shù)特性的I－V傳輸特性，利用工作在弱反型區(qū)的CMOS晶體管設(shè)計(jì)可變?cè)鲆娣糯笃鳎色@得較高增益。
可變?cè)鲆娣糯笃髟诤芏嗟膽?yīng)用領(lǐng)域都能起到重要的作用，例如無線通信系統(tǒng)、磁盤驅(qū)動(dòng)器以及其他的一些地方。VGA的主要功能是通過適當(dāng)?shù)脑鲆鎭肀３只鶐Ы邮盏降男盘?hào)電平在一個(gè)固定的電壓范圍內(nèi)[5]。為了實(shí)現(xiàn)這種具備不同增益的功能，可變?cè)鲆娴姆糯笃鲬?yīng)具有線性dB或者指數(shù)增益特性。由于利用了gm/ID的綜合設(shè)計(jì)方法，具有很寬的線性增益范圍以及指數(shù)增益特性。
1 基于g m/I D方法的設(shè)計(jì)
傳統(tǒng)的設(shè)計(jì)方法根據(jù)MOS管不同工作區(qū)域的I－V方程及其他約束條件來設(shè)計(jì)MOS管的寬長(zhǎng)比[6]，用晶體管的過載電壓（VOV=VGS－VT）作為設(shè)計(jì)參數(shù)，I－V 方程為
結(jié)合公式（1）、（2）、（3）、（4），可計(jì)算出所需 MOS 管尺寸及相關(guān)參數(shù)。 其中公式（2）、（3）、（4）用作設(shè)計(jì)時(shí)的約束條件。P，VDD，ADC，RL，Ri，μ，Cox，W，L 分別代表功耗、供電電壓、直流增益、負(fù)載電阻、輸入電阻、載流子遷移率、單位面積上的柵氧電容、晶體管柵極寬度和長(zhǎng)度。從公式（2）和（3）可以看出，隨著VOV的減小在功耗減小的同時(shí)，帶寬也在減小。從公式（4），對(duì)于給定的gm和L，不斷減小的VOV會(huì)使晶體管尺寸變大。并且，對(duì)于深亞微米技術(shù)，公式（1）不再有效[7-8]。
被作為設(shè)計(jì)參數(shù)時(shí)gm/ID比VOV使用起來更方便。首先gm/ID直接關(guān)系到電路的性能參數(shù)，如增益、截止頻率、速度、功耗、電壓余度等，gm/ID可以更好地表征這些關(guān)系。其次gm/ID能比較容易的從仿真中獲得，從而能利用模擬仿真進(jìn)行分析，不再需要復(fù)雜的手工計(jì)算分析。表征MOS晶體管在工作區(qū)域內(nèi)特性的gm/ID和VGS關(guān)系的曲線如圖1所示。這個(gè)曲線圖的最大值為 1/（nUT），其中 n為亞閾值斜率因數(shù)，UT為熱電壓，這個(gè)就是弱反型時(shí)gm/ID的大小。從圖1可以看出，隨著gm/ID的減小，晶體管的工作點(diǎn)在向強(qiáng)反型移動(dòng)，因此，gm/ID做參數(shù)的設(shè)計(jì)方法能利用晶體管的任意工作區(qū)域設(shè)計(jì)電路[9]。
圖1 g m/I D和V GS關(guān)系Fig.1 Relationship of g m/I D and V GS
基于gm/ID方法的設(shè)計(jì)過程如下：
1）推導(dǎo)出能實(shí)現(xiàn)電路功能的gm或ID參數(shù)，記為gmref和IDref；
2）計(jì)算 MOS 管的初始寬度和長(zhǎng)度（Winit，Linit），利用仿真軟件，構(gòu)造柵漏短接（VGS=VDS）共源放大器電路，掃描VGS，所得結(jié)果如圖1；
3）考慮適當(dāng)?shù)木w管工作區(qū)域和對(duì)電路性能的影響，由2）生成的gm/ID和VGS關(guān)系曲線中選擇適當(dāng)?shù)膅m/ID值。這個(gè)點(diǎn)記為（（gm/ID）calc，VGScalc）；
4）利用 gmref，IDref和（gm/ID）calc 推算 gm與 ID。 其結(jié)果為 IDcalc和gmcalc；
5）利用（gm/ID）calc得到的 ID/W 即為（ID/W）calc；
6）利用（ID/W）calc和 IDcalc計(jì)算晶體管寬度 Wcalc；
7）將 Winit替換成 Wcalc，然后重復(fù)步驟 2）到 6）直到得到固定的有相同偏置狀態(tài)的晶體管寬度W；
8）針對(duì)給定的偏置狀態(tài)得到精確的晶體管尺寸，在模擬軟件中建立一個(gè)簡(jiǎn)單的VGS與VDS分別等于VGScalc和實(shí)際的VDS的共源放大器電路。然后微調(diào)晶體管尺寸獲得滿足要求的 ID和 gm。
對(duì)于不同的電路模塊和主要設(shè)計(jì)規(guī)格，第2）步提到的設(shè)計(jì)步驟和涉及的設(shè)計(jì)參數(shù)會(huì)有所不同。
2 VGA的結(jié)構(gòu)
VGA由一個(gè)固定增益放大級(jí)、兩個(gè)可變?cè)鲆娣糯蠹?jí)和一個(gè)增益控制器組成，如圖2所示。固定增益放大級(jí)先對(duì)輸入信號(hào)預(yù)放大，以增加VGA的最大增益，VGA增益的可變性就由受增益控制器控制的兩個(gè)可變?cè)鲆婕?jí)實(shí)現(xiàn)。
圖2 VGA結(jié)構(gòu)Fig.2 Structure of VGA
3 電路的實(shí)現(xiàn)
3． 1 放大級(jí)
放大級(jí)電路如圖3所示。將一個(gè)正反饋放大器用作固定增益放大器。放大器由一個(gè)差分對(duì)（M1A，M2B）和一個(gè)負(fù)阻抗變換器構(gòu)成。固定增益放大器的差分級(jí)增益由公式（5）給出。
由公式（5），當(dāng) gm2近似等于（gds1+gds2+gds3）時(shí)，固定增益級(jí)的增益將非常高，因此，通過改變輸出阻抗就能改變VGA總增益的最大值。這個(gè)固定增益級(jí)的可變最高增益特征可以用來調(diào)節(jié)這一級(jí)的穩(wěn)定性。為了保證放大器的穩(wěn)定性，總的輸出阻抗（1/（gds1+gds2+gds3-gm2））應(yīng)是固定值。 為了讓固定增益級(jí)電路在獲得高增益和高輸出阻抗的同時(shí)保持放大器的穩(wěn)定性，選擇具有10-20 dB的小增益電路作為固定增益級(jí)，其電路結(jié)構(gòu)如圖3（a）所示，運(yùn)用上述gm/ID方法確定晶體管尺寸。
可變?cè)鲆婕?jí)是由二極管連接的 MOS管 （M16A，M16B）作負(fù)載的共源放大器（M15A，M15B）構(gòu)成，如圖 3（b）所示。 通過改變差分對(duì)和負(fù)載級(jí)中M13和M14的偏置電流大小，得到可變的增益。單個(gè)可變?cè)鲆婕?jí)的差分增益由公式（6）計(jì)算得到。
為了抑制共模分量，固定增益級(jí)和可變?cè)鲆婕?jí)的差分輸出端都要接一個(gè)低失真共模反饋電路[10]。
3． 2 增益控制級(jí)
基于CMOS平方律特點(diǎn)的偽指數(shù)函數(shù)和泰勒級(jí)數(shù)逼近函數(shù)由公式（7）、（8）和公式（9）給出[10]。
圖3 放大級(jí)電路圖Fig.3 Amplifier stage
其中a為常數(shù)，x為自變量。能提供15 dB的線性范圍，線性誤差小于±0.5 dB。一種新的偽指數(shù)函數(shù)由公式（10）給出[6]。
通過對(duì)公式（10）與其他指數(shù)函數(shù)近似之間的比較，可以知道，公式（10）定義的偽指數(shù)函數(shù)在和（7）（9）具有相同線性誤差的同時(shí)，具有更寬的dB線性范圍，因此采用公式（10）定義的偽指數(shù)函數(shù)。
由公式（10）實(shí)現(xiàn)的采用軌對(duì)軌拓?fù)漭斎爰?jí)的電壓到電流轉(zhuǎn)換 電路如圖 4 所示[11－12]。
圖4 增益控制級(jí)Fig.4 VGA’s gain controller stage
電 壓 V1，2由 公 式 V1，2=VBIAS±VCTRL給 定 。 假 設(shè) NMOS 和PMOS 的晶體管特性相同，令 VTN=VTP=VT、 μnCox=μpCox=k、（W/L）18=（W/L）19，則有：
I2=ID19－ID18
增益控制級(jí)的輸出電流比由公式（12）給出。
將式（11）代入式（12），最終就會(huì)得到和式（10）相同的方程，其中：
把增益控制級(jí)的輸出電流（IC1，C2）復(fù)制成輸入對(duì)和可變?cè)鲆婕?jí)負(fù)載的偏置電流 （ID13，14）。 因此，VGA的總增益可由式（13）給出。
基于公式（10）對(duì)線性dB范圍的限制，實(shí)際能達(dá)到的最大線性dB范圍大約只有20 dB。為了展寬線性dB范圍，需要優(yōu)化用gm/ID方法得到的尺寸結(jié)果，使圖4中的晶體管工作在弱反型區(qū)的同時(shí)保持dB線性的輸出。
4 仿真結(jié)果及分析
利用SMIC90nmCMOS工藝模型進(jìn)行設(shè)計(jì)和仿真，工作電壓為1.2 V。仿真結(jié)果如圖5所示，圖5（a）中直線為理想情況。從仿真結(jié)果可以看出，總的增益帶寬約為76 dB（－40～36 dB），控制電壓范圍超過0.8 V（0.46 V－0.34 V）。總體的性能仿真結(jié)果見表1。
VGA帶寬主要受可變?cè)鲆婕?jí)中二極管連接的負(fù)載電容和負(fù)載電阻的影響，二極管連接負(fù)載的跨導(dǎo)受增益控制器的控制，就如表1中顯示，不同的增益值對(duì)應(yīng)不同的帶寬。這種關(guān)系也適用于可變?cè)鲆婕?jí)中具有輸入和負(fù)載跨導(dǎo)功能的其他的電路參數(shù)。在最大增益36 dB時(shí)帶寬是34 MHz，最小增益時(shí)帶寬是183.6 MHz。IP1 dB的最大和最小值分別是－44 dBm和－20 dBm，OIP3在－72 dB至－2 dB之間變化。
圖5 仿真結(jié)果Fig.5 Simulation results
表1 仿真結(jié)果Tab.1 Simulation results
5 結(jié) 論
利用gm/ID方法，可以更容易獲得最佳晶體管尺寸，實(shí)現(xiàn)低電壓低功耗電路的設(shè)計(jì)。通過對(duì)低電壓、低功耗、寬增益范圍VGA的設(shè)計(jì)驗(yàn)證了這種方法的可行性。設(shè)計(jì)了一種新的具有較寬的dB線性范圍的偽指數(shù)函數(shù)增益控制器，可盡量減少增益級(jí)。結(jié)合這種增益控制器和作固定增益級(jí)的正反饋放大器設(shè)計(jì)出的VGA，具有76 dB的增益范圍，超過0.8 V的控制電壓范圍，34 MHz到183.6 MHz的帶寬，以及0.82 mW的功耗。
[1]殷湛，郭立，楊吉慶.一種用于ADC模擬集成電路設(shè)計(jì)和分析的MOS晶體管模型 [J].計(jì)算機(jī)工程與科學(xué)，2006（8）:109－111.YIN Zhan，GUO Li，YANG Ji-qing.A MOS transistor model suitable for the design and analysis of ADCanalog integrated circuits[J].Computer Engineering&Science，2006（8）:109－111.
[2]Cunha A IA，Schneider MC，Muntoro CG.An MOSTransistor Model for Analog Circuit Design[J].IEEE J.of Solid-State Circuits，1998，33（10）：1510－1519.
[3]Paul G.A.Jespers.The gm/ID Methodology，A Sizing Tool for Low-voltage Analog CMOSCircuits[M].Springer，2009.
[4]Silveira F，F(xiàn)landre D，Jespers P G A.A gm/ID based methodology fo the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA[J].IEEE Journal of Solid-State Circuits，1996，31（9）：1314－1319.
[5]Allen PE，Holerg DR.CMOSanalog circuit design[M].Oxford University Press，2002.
[6]Heping M，F(xiàn)ang Y.A low power baseband chain for CMMB application[C]//2008 IEEE Communication Systems，2008：1466－1470.
[7]Willy M.C.Sansen.模擬集成電路設(shè)計(jì)精粹[M].陳瑩梅等譯.北京：清華大學(xué)出版社，2008.
[8]Duong Q H，Le Q，Kim C W.A 95dB Linear Low-Power Variable Gain Amplifier[J].IEEE Trans.on Circuit Syst.I，2006，53（8）：1648－1657.
[9]陳德斌，常昌遠(yuǎn).基于gm/ID參數(shù)的運(yùn)算放大器設(shè)計(jì)[J].電腦知識(shí)與技術(shù)，2007（24）:1020－1022.CHEN De-bin，CHANG Chang-yuan.Design of amplifiers based on gm/ID parameter[J].Computer Knowledge and Technology，2007（24）:1020－1022.
[10]Paul R.Gray.模擬集成電路的分析與設(shè)計(jì)[M].張曉林等譯.北京：高等教育出版社，2005.
[11]Abbott J，Plett C，Rogers J.A 15 GHz， 1.8 V， Variable-Gain，Modified Cherry-Hooper Amplifier[C]//IEEE RFIC Symp.Dig.，2005：645－648.
[12]李正兵，蔣興加，王小麗.高精度新型調(diào)制變送器設(shè)計(jì)與應(yīng)用[J].火箭推進(jìn)，2011（5）：69－73.LI Zheng-bing，JIANG Xing-jia，WANG Xiao-li.Design and application of new type high-accuracy modulation transmitter[J].Journal of Rocket Propulsion，2011（5）：69－73.
猜你喜歡
何為設(shè)計(jì)的守護(hù)之道?現(xiàn)代裝飾(2020年7期)2020-07-27 01:27:42 《豐收的喜悅展示設(shè)計(jì)》流行色(2020年1期)2020-04-28 11:16:38 學(xué)習(xí)方法兒童故事畫報(bào)(2019年5期)2019-05-26 14:26:14 瞞天過海——仿生設(shè)計(jì)萌到家藝術(shù)啟蒙(2018年7期)2018-08-23 09:14:18 設(shè)計(jì)秀海峽姐妹(2017年7期)2017-07-31 19:08:17 有種設(shè)計(jì)叫而專Coco薇(2017年5期)2017-06-05 08:53:16 用對(duì)方法才能瘦Coco薇(2016年2期)2016-03-22 02:42:52 四大方法 教你不再“坐以待病”！Coco薇(2015年1期)2015-08-13 02:47:34 賺錢方法小雪花·成長(zhǎng)指南(2015年7期)2015-08-11 15:03:12 捕魚小雪花·成長(zhǎng)指南(2015年4期)2015-05-19 14:47:56
李新，王業(yè)飛，楊國(guó)坤
（沈陽(yáng)工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽(yáng) 110870）
便攜式電子設(shè)備已深入到人們生活的各個(gè)方面，由于受電池的限制，低電壓低功耗電路的應(yīng)用不斷增加，使得低電壓低功耗CMOS集成電路的設(shè)計(jì)成為了熱門話題。隨著電壓和功耗的不斷降低，模擬集成電路的設(shè)計(jì)難度也隨之增加。為了獲得最佳工作點(diǎn)和最佳晶體管尺寸，就需要復(fù)雜的計(jì)算和很長(zhǎng)時(shí)間的設(shè)計(jì)綜合[1]。利用gm/ID方法進(jìn)行設(shè)計(jì)是一種較簡(jiǎn)單的方法，不僅兼顧了不同晶體管尺寸測(cè)定中的小信號(hào)參量和大信號(hào)參量，而且允許在所有的晶體管工作區(qū)域內(nèi)，用統(tǒng)一綜合的研究方法，幫助簡(jiǎn)化模擬電路的設(shè)計(jì)過程[2－4]。弱反型的CMOS具有指數(shù)特性的I－V傳輸特性，利用工作在弱反型區(qū)的CMOS晶體管設(shè)計(jì)可變?cè)鲆娣糯笃鳎色@得較高增益。
可變?cè)鲆娣糯笃髟诤芏嗟膽?yīng)用領(lǐng)域都能起到重要的作用，例如無線通信系統(tǒng)、磁盤驅(qū)動(dòng)器以及其他的一些地方。VGA的主要功能是通過適當(dāng)?shù)脑鲆鎭肀３只鶐Ы邮盏降男盘?hào)電平在一個(gè)固定的電壓范圍內(nèi)[5]。為了實(shí)現(xiàn)這種具備不同增益的功能，可變?cè)鲆娴姆糯笃鲬?yīng)具有線性dB或者指數(shù)增益特性。由于利用了gm/ID的綜合設(shè)計(jì)方法，具有很寬的線性增益范圍以及指數(shù)增益特性。
1 基于g m/I D方法的設(shè)計(jì)
傳統(tǒng)的設(shè)計(jì)方法根據(jù)MOS管不同工作區(qū)域的I－V方程及其他約束條件來設(shè)計(jì)MOS管的寬長(zhǎng)比[6]，用晶體管的過載電壓（VOV=VGS－VT）作為設(shè)計(jì)參數(shù)，I－V 方程為
結(jié)合公式（1）、（2）、（3）、（4），可計(jì)算出所需 MOS 管尺寸及相關(guān)參數(shù)。 其中公式（2）、（3）、（4）用作設(shè)計(jì)時(shí)的約束條件。P，VDD，ADC，RL，Ri，μ，Cox，W，L 分別代表功耗、供電電壓、直流增益、負(fù)載電阻、輸入電阻、載流子遷移率、單位面積上的柵氧電容、晶體管柵極寬度和長(zhǎng)度。從公式（2）和（3）可以看出，隨著VOV的減小在功耗減小的同時(shí)，帶寬也在減小。從公式（4），對(duì)于給定的gm和L，不斷減小的VOV會(huì)使晶體管尺寸變大。并且，對(duì)于深亞微米技術(shù)，公式（1）不再有效[7-8]。
被作為設(shè)計(jì)參數(shù)時(shí)gm/ID比VOV使用起來更方便。首先gm/ID直接關(guān)系到電路的性能參數(shù)，如增益、截止頻率、速度、功耗、電壓余度等，gm/ID可以更好地表征這些關(guān)系。其次gm/ID能比較容易的從仿真中獲得，從而能利用模擬仿真進(jìn)行分析，不再需要復(fù)雜的手工計(jì)算分析。表征MOS晶體管在工作區(qū)域內(nèi)特性的gm/ID和VGS關(guān)系的曲線如圖1所示。這個(gè)曲線圖的最大值為 1/（nUT），其中 n為亞閾值斜率因數(shù)，UT為熱電壓，這個(gè)就是弱反型時(shí)gm/ID的大小。從圖1可以看出，隨著gm/ID的減小，晶體管的工作點(diǎn)在向強(qiáng)反型移動(dòng)，因此，gm/ID做參數(shù)的設(shè)計(jì)方法能利用晶體管的任意工作區(qū)域設(shè)計(jì)電路[9]。
圖1 g m/I D和V GS關(guān)系Fig.1 Relationship of g m/I D and V GS
基于gm/ID方法的設(shè)計(jì)過程如下：
1）推導(dǎo)出能實(shí)現(xiàn)電路功能的gm或ID參數(shù)，記為gmref和IDref；
2）計(jì)算 MOS 管的初始寬度和長(zhǎng)度（Winit，Linit），利用仿真軟件，構(gòu)造柵漏短接（VGS=VDS）共源放大器電路，掃描VGS，所得結(jié)果如圖1；
3）考慮適當(dāng)?shù)木w管工作區(qū)域和對(duì)電路性能的影響，由2）生成的gm/ID和VGS關(guān)系曲線中選擇適當(dāng)?shù)膅m/ID值。這個(gè)點(diǎn)記為（（gm/ID）calc，VGScalc）；
4）利用 gmref，IDref和（gm/ID）calc 推算 gm與 ID。 其結(jié)果為 IDcalc和gmcalc；
5）利用（gm/ID）calc得到的 ID/W 即為（ID/W）calc；
6）利用（ID/W）calc和 IDcalc計(jì)算晶體管寬度 Wcalc；
7）將 Winit替換成 Wcalc，然后重復(fù)步驟 2）到 6）直到得到固定的有相同偏置狀態(tài)的晶體管寬度W；
8）針對(duì)給定的偏置狀態(tài)得到精確的晶體管尺寸，在模擬軟件中建立一個(gè)簡(jiǎn)單的VGS與VDS分別等于VGScalc和實(shí)際的VDS的共源放大器電路。然后微調(diào)晶體管尺寸獲得滿足要求的 ID和 gm。
對(duì)于不同的電路模塊和主要設(shè)計(jì)規(guī)格，第2）步提到的設(shè)計(jì)步驟和涉及的設(shè)計(jì)參數(shù)會(huì)有所不同。
2 VGA的結(jié)構(gòu)
VGA由一個(gè)固定增益放大級(jí)、兩個(gè)可變?cè)鲆娣糯蠹?jí)和一個(gè)增益控制器組成，如圖2所示。固定增益放大級(jí)先對(duì)輸入信號(hào)預(yù)放大，以增加VGA的最大增益，VGA增益的可變性就由受增益控制器控制的兩個(gè)可變?cè)鲆婕?jí)實(shí)現(xiàn)。
圖2 VGA結(jié)構(gòu)Fig.2 Structure of VGA
3 電路的實(shí)現(xiàn)
3． 1 放大級(jí)
放大級(jí)電路如圖3所示。將一個(gè)正反饋放大器用作固定增益放大器。放大器由一個(gè)差分對(duì)（M1A，M2B）和一個(gè)負(fù)阻抗變換器構(gòu)成。固定增益放大器的差分級(jí)增益由公式（5）給出。
由公式（5），當(dāng) gm2近似等于（gds1+gds2+gds3）時(shí)，固定增益級(jí)的增益將非常高，因此，通過改變輸出阻抗就能改變VGA總增益的最大值。這個(gè)固定增益級(jí)的可變最高增益特征可以用來調(diào)節(jié)這一級(jí)的穩(wěn)定性。為了保證放大器的穩(wěn)定性，總的輸出阻抗（1/（gds1+gds2+gds3-gm2））應(yīng)是固定值。 為了讓固定增益級(jí)電路在獲得高增益和高輸出阻抗的同時(shí)保持放大器的穩(wěn)定性，選擇具有10-20 dB的小增益電路作為固定增益級(jí)，其電路結(jié)構(gòu)如圖3（a）所示，運(yùn)用上述gm/ID方法確定晶體管尺寸。
可變?cè)鲆婕?jí)是由二極管連接的 MOS管 （M16A，M16B）作負(fù)載的共源放大器（M15A，M15B）構(gòu)成，如圖 3（b）所示。 通過改變差分對(duì)和負(fù)載級(jí)中M13和M14的偏置電流大小，得到可變的增益。單個(gè)可變?cè)鲆婕?jí)的差分增益由公式（6）計(jì)算得到。
為了抑制共模分量，固定增益級(jí)和可變?cè)鲆婕?jí)的差分輸出端都要接一個(gè)低失真共模反饋電路[10]。
3． 2 增益控制級(jí)
基于CMOS平方律特點(diǎn)的偽指數(shù)函數(shù)和泰勒級(jí)數(shù)逼近函數(shù)由公式（7）、（8）和公式（9）給出[10]。
圖3 放大級(jí)電路圖Fig.3 Amplifier stage
其中a為常數(shù)，x為自變量。能提供15 dB的線性范圍，線性誤差小于±0.5 dB。一種新的偽指數(shù)函數(shù)由公式（10）給出[6]。
通過對(duì)公式（10）與其他指數(shù)函數(shù)近似之間的比較，可以知道，公式（10）定義的偽指數(shù)函數(shù)在和（7）（9）具有相同線性誤差的同時(shí)，具有更寬的dB線性范圍，因此采用公式（10）定義的偽指數(shù)函數(shù)。
由公式（10）實(shí)現(xiàn)的采用軌對(duì)軌拓?fù)漭斎爰?jí)的電壓到電流轉(zhuǎn)換 電路如圖 4 所示[11－12]。
圖4 增益控制級(jí)Fig.4 VGA’s gain controller stage
電 壓 V1，2由 公 式 V1，2=VBIAS±VCTRL給 定 。 假 設(shè) NMOS 和PMOS 的晶體管特性相同，令 VTN=VTP=VT、 μnCox=μpCox=k、（W/L）18=（W/L）19，則有：
I2=ID19－ID18
增益控制級(jí)的輸出電流比由公式（12）給出。
將式（11）代入式（12），最終就會(huì)得到和式（10）相同的方程，其中：
把增益控制級(jí)的輸出電流（IC1，C2）復(fù)制成輸入對(duì)和可變?cè)鲆婕?jí)負(fù)載的偏置電流 （ID13，14）。 因此，VGA的總增益可由式（13）給出。
基于公式（10）對(duì)線性dB范圍的限制，實(shí)際能達(dá)到的最大線性dB范圍大約只有20 dB。為了展寬線性dB范圍，需要優(yōu)化用gm/ID方法得到的尺寸結(jié)果，使圖4中的晶體管工作在弱反型區(qū)的同時(shí)保持dB線性的輸出。
4 仿真結(jié)果及分析
利用SMIC90nmCMOS工藝模型進(jìn)行設(shè)計(jì)和仿真，工作電壓為1.2 V。仿真結(jié)果如圖5所示，圖5（a）中直線為理想情況。從仿真結(jié)果可以看出，總的增益帶寬約為76 dB（－40～36 dB），控制電壓范圍超過0.8 V（0.46 V－0.34 V）。總體的性能仿真結(jié)果見表1。
VGA帶寬主要受可變?cè)鲆婕?jí)中二極管連接的負(fù)載電容和負(fù)載電阻的影響，二極管連接負(fù)載的跨導(dǎo)受增益控制器的控制，就如表1中顯示，不同的增益值對(duì)應(yīng)不同的帶寬。這種關(guān)系也適用于可變?cè)鲆婕?jí)中具有輸入和負(fù)載跨導(dǎo)功能的其他的電路參數(shù)。在最大增益36 dB時(shí)帶寬是34 MHz，最小增益時(shí)帶寬是183.6 MHz。IP1 dB的最大和最小值分別是－44 dBm和－20 dBm，OIP3在－72 dB至－2 dB之間變化。
圖5 仿真結(jié)果Fig.5 Simulation results
表1 仿真結(jié)果Tab.1 Simulation results
5 結(jié) 論
利用gm/ID方法，可以更容易獲得最佳晶體管尺寸，實(shí)現(xiàn)低電壓低功耗電路的設(shè)計(jì)。通過對(duì)低電壓、低功耗、寬增益范圍VGA的設(shè)計(jì)驗(yàn)證了這種方法的可行性。設(shè)計(jì)了一種新的具有較寬的dB線性范圍的偽指數(shù)函數(shù)增益控制器，可盡量減少增益級(jí)。結(jié)合這種增益控制器和作固定增益級(jí)的正反饋放大器設(shè)計(jì)出的VGA，具有76 dB的增益范圍，超過0.8 V的控制電壓范圍，34 MHz到183.6 MHz的帶寬，以及0.82 mW的功耗。
[1]殷湛，郭立，楊吉慶.一種用于ADC模擬集成電路設(shè)計(jì)和分析的MOS晶體管模型 [J].計(jì)算機(jī)工程與科學(xué)，2006（8）:109－111.YIN Zhan，GUO Li，YANG Ji-qing.A MOS transistor model suitable for the design and analysis of ADCanalog integrated circuits[J].Computer Engineering&Science，2006（8）:109－111.
[2]Cunha A IA，Schneider MC，Muntoro CG.An MOSTransistor Model for Analog Circuit Design[J].IEEE J.of Solid-State Circuits，1998，33（10）：1510－1519.
[3]Paul G.A.Jespers.The gm/ID Methodology，A Sizing Tool for Low-voltage Analog CMOSCircuits[M].Springer，2009.
[4]Silveira F，F(xiàn)landre D，Jespers P G A.A gm/ID based methodology fo the design of CMOS analog circuits and its application to the synthesis of a silicon-on-insulator micropower OTA[J].IEEE Journal of Solid-State Circuits，1996，31（9）：1314－1319.
[5]Allen PE，Holerg DR.CMOSanalog circuit design[M].Oxford University Press，2002.
[6]Heping M，F(xiàn)ang Y.A low power baseband chain for CMMB application[C]//2008 IEEE Communication Systems，2008：1466－1470.
[7]Willy M.C.Sansen.模擬集成電路設(shè)計(jì)精粹[M].陳瑩梅等譯.北京：清華大學(xué)出版社，2008.
[8]Duong Q H，Le Q，Kim C W.A 95dB Linear Low-Power Variable Gain Amplifier[J].IEEE Trans.on Circuit Syst.I，2006，53（8）：1648－1657.
[9]陳德斌，常昌遠(yuǎn).基于gm/ID參數(shù)的運(yùn)算放大器設(shè)計(jì)[J].電腦知識(shí)與技術(shù)，2007（24）:1020－1022.CHEN De-bin，CHANG Chang-yuan.Design of amplifiers based on gm/ID parameter[J].Computer Knowledge and Technology，2007（24）:1020－1022.
[10]Paul R.Gray.模擬集成電路的分析與設(shè)計(jì)[M].張曉林等譯.北京：高等教育出版社，2005.
[11]Abbott J，Plett C，Rogers J.A 15 GHz， 1.8 V， Variable-Gain，Modified Cherry-Hooper Amplifier[C]//IEEE RFIC Symp.Dig.，2005：645－648.
[12]李正兵，蔣興加，王小麗.高精度新型調(diào)制變送器設(shè)計(jì)與應(yīng)用[J].火箭推進(jìn)，2011（5）：69－73.LI Zheng-bing，JIANG Xing-jia，WANG Xiao-li.Design and application of new type high-accuracy modulation transmitter[J].Journal of Rocket Propulsion，2011（5）：69－73.
猜你喜歡
現(xiàn)代裝飾(2020年7期)2020-07-27 01:27:42
流行色(2020年1期)2020-04-28 11:16:38
兒童故事畫報(bào)(2019年5期)2019-05-26 14:26:14
藝術(shù)啟蒙(2018年7期)2018-08-23 09:14:18
海峽姐妹(2017年7期)2017-07-31 19:08:17
Coco薇(2017年5期)2017-06-05 08:53:16
Coco薇(2016年2期)2016-03-22 02:42:52
Coco薇(2015年1期)2015-08-13 02:47:34
小雪花·成長(zhǎng)指南(2015年7期)2015-08-11 15:03:12
小雪花·成長(zhǎng)指南(2015年4期)2015-05-19 14:47:56
